跳到主要内容
Industry Research Team
查看所有作者

Meta 的算力组合拳:自研 MTIA + 6GW AMD + 租用 TPU 的三线对冲

· 阅读需 3 分钟
Industry Research Team

2026 年的 Meta 给出了大型 AI 公司算力策略的标准答案:自研、采购、租赁三线并行,任何一条线都不足以单独支撑前沿模型的训练与推理。

一、三条线的最新进展​

线路内容状态
自研MTIA 公布四款芯片路线图;MTIA v3 已于 9 月量产;MTIA 300/450/500 覆盖 2026-2028发展中,主力仍是辅助推理
采购与 AMD 签署最高 6GW 合作,MI450/Helios 机架承接 Llama 训练与推理初始系统已运行
租赁被曝与谷歌签署数十亿美元合同,租用 TPU 集群已有报道,规模未披露

二、MTIA 自研线的位置​

Meta 的自研节奏相对克制:MTIA v1/v2 定位推理辅助,v3 于 2026 年 9 月量产,但尚未承担主力训练负载。这与谷歌 TPU(已承接 Gemini 全系)和 AWS Trainium(Anthropic 主力算力)的成熟度差距明显——自研芯片的成熟度取决于自用需求的规模与耐心,Meta 的广告推荐负载提供了推理侧的练兵场,但训练侧仍高度依赖采购。

有意思的是 Meta 同时成为 TorchTPU 的联合开发方——Meta PyTorch 工程团队深度参与让 PyTorch 原生跑上 TPU。给竞争对手的芯片生态添砖加瓦,恰恰说明算力多元化优先于阵营站队。

三、为什么「组合」而不是「押注」​

  1. 议价权:英伟达、AMD、谷歌三个供应商同时在场,任何一家都无法拿产能卡脖子
  2. 风险对冲:微软 Maia、Meta MTIA 的自研进度都落后于预期——自研失败的风险用采购和租赁对冲
  3. 负载匹配:推荐系统推理(自研 ASIC 最优)、前沿模型训练(英伟达/AMD 最优)、弹性推理峰值(租赁最优)各有最经济的供给方式
  4. 人才与生态:参与多个硬件生态(PyTorch/ROCm/TorchTPU)保持工程团队的硬件中立能力

四、对中型公司的启示​

Meta 的组合拳是资本规模堆出来的,但方法论可缩放:

  • 至少两条供给线:即使买不起 6GW,「主供应商 + 一家备胎」也应该成为默认配置
  • 按负载分供应商:把推荐/搜索类固定推理迁到便宜算力(自研或国产芯片),前沿训练留给头部 GPU
  • 软件栈保持中立:PyTorch + vLLM/SGLang 这类框架中立栈,是更换硬件时唯一的可迁移资产

延伸阅读:MTIA 300 卡片 · GPU/ASIC/CPU 三分天下 · 交互式对比

微软 Maia 300 正式发布:2nm 多芯粒 + 288GB HBM4,2027 年百万颗部署

· 阅读需 4 分钟
Industry Research Team

自研芯片竞赛在 2026 年 10 月迎来关键节点:微软于 10 月 12 日在圣何塞 OCP 全球峰会上正式发布 Azure Maia 300,并宣布 2027 年起以「数吉瓦级」规模部署。这是微软首次把自研芯片定位为「主要推理系统」,而非补充。

核心规格:官方口径全记录​

Maia 300 采用多芯粒(multi-chiplet)设计,这是 Maia 家族第一代拆分计算与 I/O 的产品:

项目参数
计算芯粒制程台积电 N2P(2nm 级)
显存8 组 HBM4,共 288 GB
显存带宽18 TB/s
FP4 算力13.8 PFLOPS
FP8 算力6.9 PFLOPS
SoC TDP950 W
scale-up 互联单加速器双向 3.2 TB/s
机架配置96 颗加速器 / 约 167 kW
部署时间2027 年开始

需要注意口径:微软官方博客只给出了相对口径(系统算力 FLOPs 较 Maia 200 提升 36%、HBM 带宽 2.5 倍、容量 +33%),FP4 13.8 PFLOPS 与 FP8 6.9 PFLOPS 出自随发布公开的技术论文,并与官方相对口径自洽(Maia 200 的 10.1 PFLOPS FP4 乘以 1.36 约等于 13.8)。

机架架构:96 卡、三层延迟域、统一 fabric​

Maia 300 的机架设计与 NVIDIA 的 NVL72 走了两条路:

  • 96 颗加速器分布在 24 个四卡托盘,取消独立主机托盘,机架功率与热资源统一管理
  • 机架内全部电连接组成一个 pod;第二层用光互联最多连 128 个机架,组成 12,288 颗加速器的 superpod
  • 统一 fabric:pod 内与跨机架使用相同通信语义,不再区分 scale-up 与 scale-out 两个域
  • 微软宣称 96 卡完整配置下,机架级 Token 吞吐最高可达 Maia 200 的 7 倍

在负载定位上,Maia 300 明确面向长上下文推理、延迟敏感对话与多步骤智能体任务——GitHub Copilot 与 Microsoft Foundry 将在今年年底前接入。

部署节奏与供应链​

据路透社 10 月 13 日报道,微软计划2027 年部署超过 100 万颗 Maia 300。供应链口径显示,微软已在 2026 年 8 月与台积电锁定 30 万片以上代工产能,初期产量 30-40 万片、2027 年增至 120-150 万片(非微软官方数字)。

两个值得注意的背景:

  1. 规格升级曾导致延期。原计划 3nm 配 HBM3e,后升级为 2nm 配 HBM4,量产时点从 2026 Q1 推迟到 Q4,微软靠提高 Maia 200 产量弥补缺口。
  2. Evercore ISI 预计 2027 Q1 Maia 占微软 AI 芯片支出约 10%——自研芯片仍然是「降本增量」而非「替代采购」。

对采购方的意义​

Maia 300 不对外销售,只服务微软自己的 AI 业务。它的信号意义大于直接采购意义:当全球第二大云厂商把主力推理负载迁到自研 ASIC 上,NVIDIA 在推理市场的定价权会持续承压。对企业采购方而言,更实际的影响是——推理型云实例(Azure ND 系列)的单位 Token 价格曲线,未来两年会因 Maia 上量而更有下探空间。

相关阅读​

Rubin Q4 放量与 SpaceX 月上 20 万颗 GB300:需求侧的三个新信号

· 阅读需 3 分钟
Industry Research Team

2026 年 10 月,NVIDIA 供给侧出现三个值得记录的事实:Rubin 机柜开始放量、单一客户(SpaceX)给出每月 20 万颗 GB300 的上线速度、以及 Rubin 规格表上罕见的「官方双口径」。本文逐一梳理。

信号一:Vera Rubin NVL72 进入放量阶段​

鸿海在 10 月上旬首次公开了 Rubin 机柜的制造细节:由鸿佰科技组装的 Vera Rubin NVL72 量产机柜已出货,首批交付微软;产线引入机器人自动化,母线(Busbar)组装成功率超过 95%。鸿海轮值 CEO 的口径是:Vera Rubin 预计第四季度放量出货,2027 年成为主力产品,同时 GB 系列需求稳定、至少延续到明年。

时间线回顾:2026-01-05 CES 宣布全面量产,8 月 26 日财报称「向全面生产爬坡、机柜已在合作伙伴处运行」,10 月起进入放量。另有一个容易踩坑的命名变化:原「Rubin NVL144」按 die 计数,官方已统一改称 Vera Rubin NVL72(按 72 个 GPU 封装计数)。

信号二:SpaceX 的月度上线速度​

10 月 20 日 SpaceX Q3 财报电话会上,马斯克给出的数字是:SpaceX 正按每月约 20 万颗 GB300 的速度把英伟达芯片上线,该节奏将持续到年底,明年转向以 Vera Rubin 算力为主,并规划在 2027 年二季度末建成 44 万颗 Vera Rubin 训练集群;SpaceX 还在寻求约 400 亿美元贷款(Apollo 牵头)用于采购英伟达芯片。

单客户月化 60 万颗的 Q4 上线量,是「算力军备竞赛进入吉瓦时代」最直白的注脚。但对采购方的参照意义有限——这是顶配客户的特殊节奏,不代表市场平均可获得性。

信号三:Rubin 带宽的官方双口径​

一个数据站必须诚实记录的事实:NVIDIA 自己的两个页面给出了不同的 Rubin 显存带宽——

来源显存带宽NVLink
1 月技术博客 / HGX 产品页22 TB/s3.6 TB/s
Vera Rubin NVL72 产品页19.2 TB/s3 TB/s

在 NVIDIA 调和之前,任何单值引用都应注明出处。本站全部页面统一采用 NVL72 产品页口径 19.2 TB/s,并在 Rubin 卡片中保留双口径说明。

中国市场的另一个极端​

与吉瓦级部署形成对照的是:中国数据中心收入已不再进入 NVIDIA 业绩展望,FY2027Q2 财报确认中国收入贡献为零(H20 库存释放的 1.8 亿美元是非中国区销售)。出口管制时间线上,2026-01-14 BIS 新规将 H200 等从「推定拒绝」改为「逐案审查」,但中国海关放行与买方意愿两个环节均未打通。这意味着全球 AI 算力市场事实上分裂为两个定价体系——本站所有价格对比均分列 USD 与 CNY 口径,不做跨体系直接换算。

相关阅读​

OpenAI × Broadcom 10GW 自研芯片进入部署期:推理专用 ASIC 的临界点

· 阅读需 3 分钟
Industry Research Team

2025 年 10 月 13 日,OpenAI 与 Broadcom 宣布共同开发并部署 10 吉瓦(GW)自研 AI 加速器,消息当日 Broadcom 股价涨超 10%。一年后的现在,这份协议进入真正的考验期:2026 下半年开始实际部署机架,2029 年底前完成全部 10GW。

一、协议要点回顾​

要素内容
规模10GW(约等于 800 万美国家庭用电,或 5 座胡佛大坝)
分工OpenAI 主导芯片与系统设计,Broadcom 负责共同开发与部署
组网Broadcom 以太网方案承担 Scale-up 与 Scale-out(非 InfiniBand)
时间线2026 H2 开始部署 → 2029 年底完成
芯片定位以推理为主的第一代专用加速器

二、推理专用:为什么第一颗芯片不做训练​

多家供应链报道指向同一个设计取向:OpenAI 第一代 ASIC 砍掉 FP64 流水线与通用图形逻辑,把晶圆面积全部留给推理负载——低秩注意力加速单元(面向 MLA 与低精度 KV Cache 解压)、放大片上 SRAM 以减少 HBM 往返、面向自回归解码的 INT4/FP8/FP4 量化矩阵单元。解码阶段的瓶颈在访存带宽而非算力密度,这一取舍与推理接棒训练的行业趋势互为印证。

工程团队由前谷歌 TPU 架构师 Richard Ho、Thomas Norrie 领衔,据报道已扩张至 40 余名 ASIC 设计人员;代工锁定台积电 N3P(后续 N2),并预留了 CoWoS-L 封装产能——先进封装而非前道制程,才是当前 AI 芯片产能的真瓶颈。

三、OpenAI 的三线算力版图​

自研芯片只是 OpenAI 算力组合的一根支柱:

  • NVIDIA:计划投资至多 1000 亿美元,供应至少 10GW 数据中心系统
  • AMD:6GW 芯片供应协议,含 OpenAI 认购 AMD 股权的期权
  • Broadcom:10GW 自研加速器(本文主角)

三份多吉瓦级协议在数周内接连落地,OpenAI 同时成为英伟达最大客户、AMD 大客户和芯片设计方——这是对「单一供应商锁定」的对冲,也是对自身推理成本结构的长期下注。

四、对行业的三个信号​

  1. 以太网 Scale-up 挑战专有互联:如果 OpenAI 机架全以太网组网并达到性能预期,将强化开放标准路线的议价能力
  2. ASIC 从「降本工具」变「战略资产」:谷歌 TPU 已向 Anthropic 供应百万颗量级,OpenAI 再入场,自研芯片正式成为头部 AI 公司的标配
  3. 资金问题仍未回答:OpenAI 未披露财务条款,多数分析师认为自研芯片短期内不改变英伟达的市场主导地位,但 2027-2028 年推理侧的份额争夺会真正开始

延伸阅读:谷歌 TPU 外部客户版图 · 微软 Maia 300 发布 · 自研芯片对比

机柜即产品:AI 芯片竞争单位从「单卡」变「整柜」

· 阅读需 3 分钟
Industry Research Team

看 AI 芯片市场的老习惯是看「出货量多少颗 GPU」。2026 年,这个指标正在失效——头部玩家的竞争单位已经变成整座机柜,单卡参数表不再是决策的充分依据。

一、各家机柜产品一览​

厂商机柜/超节点关键口径
NVIDIAVera Rubin NVL722026 H2 规模交付,Q4 放量确认
AMDHelios(MI450)OpenAI/Meta/微软/Oracle 站点初始系统已运行
华为Atlas 950/960 超节点Atlas 950 已发布;960 超节点 9 月官宣
天数智芯天垓 IXL144单柜 144 GPU、10.1TB 汇聚内存,工博会首展
MetaMTIA 机架与 MI455X 机架、TPU Pod 并行的组合

二、为什么竞争单位必须放大​

大模型训练的本质是「把几千颗芯片变成一台计算机」。单卡再强,卡间互联带宽与拓扑直径上不去,集群有效算力就会坍缩:

  • Scale-up 域决定能跑多大的模型:NVL72 把 72 颗芯片连成一个统一内存域;超节点路线(华为 CloudMatrix、天数 IXL144)则用更多卡数换互联规模
  • 每瓦有效算力取代每卡峰值算力成为核心指标:1,800W 的 Rubin R200 与 950W 的 Maia 300,比的是整个机架的 Token 吞吐与功耗比
  • 液冷与供电成为交付约束:吉瓦级数据中心的建设周期里,风冷机柜与液冷机柜的部署密度差一个量级

三、瓶颈扩散链​

机柜化把瓶颈从芯片扩散到整条供应链:

芯片 → HBM/封装(CoWoS-L) → 互联(铜缆/光) → 交换机 → 供电(PSU/母排) → 散热(液冷) → 机房(电力/空间)

这正是 2026 年存储涨价、封装紧缺、光模块缺货同时发生的底层原因——任何单一环节的产能都是整柜交付的瓶颈。

四、选型方法论的变化​

  1. 以机柜为报价单位:单卡价格已无意义,问「每机柜交付价 + 每机柜功耗 + 有效 Token 吞吐」
  2. 互联架构先于芯片选型:Scale-up 域大小决定模型规模上限,先定组网再看卡
  3. 供应链要逐环节核:交期不是芯片厂说了算,封装、HBM、光模块、液冷任何一环都可能拖半年
  4. 用 TCO 口径横向比:把机柜价、功耗、PUE、折现统一进模型——这正是本站 TCO 计算器的设计初衷

延伸阅读:超节点时代的选型框架 · 工博会超节点观察 · 完整对比表

超节点时代的选型框架:从数卡到算总账

· 阅读需 4 分钟
Industry Research Team

当供给从「单卡」变成「机柜」,选型方法论必须跟着换。一台 NVL72、一套 Helios、一个 Atlas 950 超节点、一台天垓 IXL144——卡数不同、制程不同、口径不同,直接比参数表必然踩坑。本文给出一套跨厂商可比的评估框架。

为什么单卡参数已经不够用​

研报口径下,传统 8 卡服务器集群的 MFU(模型算力利用率)约 30%,而 4,096 卡超节点集群可将 MFU 提升至约 2.75 倍水平。MFU 的差距不是芯片差距,是互连、拓扑与调度的差距——这正是超节点存在的理由。评估一个超节点方案,本质上评估的是「这台机器跑你的模型时,多少电费变成了有效 Token」。

五个必须对齐的口径​

1. 算力:看整机柜 FP8/FP4 总量与稀疏口径​

各家发布口径混杂:有的给稀疏值、有的给稠密值、有的给 FP4、有的给 FP8。对齐规则:全部折算到稠密 FP8 再比,并记录稀疏倍数。例:Rubin R200 NVFP4 推理 50 PFLOPS(稀疏)、MI455X MXFP4 40.3 PFLOPS(稠密)——直接并列是错误示范。

2. 显存:总容量 + 总带宽 + 单卡容量三个都看​

  • 总容量决定能装的模型规模(Helios 31TB、天垓 IXL144 约 10.1TB、Atlas 950 SuperPoD 256TB 级统一编址)
  • 单卡容量决定模型切分的并行策略自由度
  • 总带宽(如 Helios 1.7 PB/s)决定 KV Cache 搬运效率

3. 互连:区分 scale-up 与 scale-out​

NVL72 的 NVLink5、Helios 的 UALoE、Atlas 950 的灵衢、IXL144 的私有互连属于 scale-up 域——跨机柜后大多退到以太网/RoCE,性能断崖在这里。你的模型并行策略若必须跨柜,就要按 scale-out 口径重新估 MFU。华为灵衢的特殊性在于跨机柜仍维持统一内存编址,这是 Atlas 路线的核心卖点。

4. 功耗与散热:机柜级 kW + 机房现状​

NVL72 约 132-142 kW/柜、Maia 300 机架约 167 kW、Atlas 960 全液冷、天垓 IXL144 主打「现有机房可部署」。如果你的机房没有液冷条件,Atlas 860(风冷超节点,2027 Q2)与天垓 IXL144 这类风冷方案是唯一选项,再高的纸面算力也落不了地。

5. 供货与形态:什么时候能装机、以什么形态​

2026 年 10 月时点的真实状态:NVL72 已规模出货并 Q4 放量;Helios 首批客户运行中、企业批量在 2027;昇腾 950DT 超节点规模供货 2026 年底或 2027 年初;天垓 IXL144 已有万卡级商业部署。「纸面最优但拿不到货」在当前市场是最常见的选型错误。

三个常见误区​

  1. 数卡数比规模:单机柜 144 卡不等于两倍于 72 卡机柜——卡的代际、互连拓扑、总显存都不同。正确做法是比「整机柜稠密 FP8 总算力 / 机柜功耗」这个比值。
  2. 用厂商 Token 成本口径直接比:天垓 IXL144 宣称每百万 Token 成本降 40%、Maia 300 宣称每兆瓦 Token 产出高 40%、Helios 宣称比 NVL72 多 30% Token/美元——三家的基准、模型、测试条件完全不同,只能作为「厂商自证存在优势」的信号,不能横向比。
  3. 忽略软件栈成本:CUDA 之外的每一套栈(ROCm、MXMACA、CANN、MUSA)都有真实的迁移与调优人力成本。TCO 测算时建议把首年迁移成本单列。

一个可执行的总账模板​

单位有效算力成本 = (整机采购价 + 5 年电费 + 迁移人力) / (机柜稠密 FP8 PFLOPS × 实测 MFU × 5 年可用时数)

本站 TCO 计算器 支持 5 年折现口径的完整测算,可输入上述参数直接对比任意两套方案。

相关阅读​

TorchTPU 开源:PyTorch 原生支持 TPU,迁移成本降到一行代码

· 阅读需 3 分钟
Industry Research Team

过去把 PyTorch 工作负载迁上 TPU 的成本是「重写」,2026 年 10 月 20 日之后,这个成本变成了改一个设备字符串:.to("cuda") → .to("tpu")。

一、发布要点​

在 PyTorch Conference 2026 上,谷歌宣布 TorchTPU 开源(GitHub),这是谷歌与 Meta PyTorch 团队自 2025 年年中起联合开发的原生 PyTorch 后端。与旧的 PyTorch/XLA 方案不同,TorchTPU 是原生 backend:支持 eager 调试、torch.compile 生产优化、原生分布式原语,覆盖约 450 个 ATen 算子。

兼容性数据(TorchTPU 团队自测口径):4,917 个 Hugging Face 模型中 98% 无崩溃运行,657 个架构代表性模型中 97% 数值与 GPU 结果在阈值内一致。

二、生态全家桶同步就位​

组件合作方用途
vLLM 原生后端Inferact高吞吐推理服务
SGLang 后端RadixArk结构化智能体执行
llm-d 1.0Red Hat、IBM 等TPU/GPU 混合机队路由
Hugging Face Transformers v5HFdevice_map="tpu" 直接部署
TorchTitan / Ray / VeRL社区训练与强化学习

Meta 方面明确表态:TorchTPU 让 Meta「把 PyTorch 工作负载部署到谷歌 TPU 上」,支撑 LLM、广告与推荐系统的生产负载——这与 Meta 租用 TPU 集群的动作互为印证。

三、推理成本:2.01 美分/百万 Token​

谷歌引用 SemiAnalysis InferenceMAX/InferenceX 基准的数据:TPU v7 配合 vLLM-TorchTPU 栈,在 8K/1K 测试上达到 2.01 美分/百万 Token,较 9 月首测的 3.6 美分下降 44%。数据为开发者自报口径,但在「推理单位成本」这场竞争中,这是目前公开可查的最低单价之一。

值得注意的是发布同日,亚马逊的 TorchNeuron(Trainium 原生 PyTorch 后端)也进入公测——两大 ASIC 阵营同时向 PyTorch 开放原生入口,框架层正在成为 ASIC 阵营争夺的主战场。

四、对算力选型的含义​

  1. 迁移成本坍塌:CUDA 生态锁定的一大论据被削弱,多硬件组合(GPU 训练 + ASIC 推理)的工程门槛显著下降
  2. 成本口径可对齐:企业可以直接用 SemiAnalysis 同款基准横向对比 GPU 与 TPU 的每百万 Token 成本
  3. 对英伟达的威胁在推理侧最先兑现:训练侧 CUDA 护城河仍在,但推理工作负载的框架中立性更强

延伸阅读:TPU 8t/8i 卡片 · 推理接棒训练 · TCO 计算器

Agent 智能体负载下的推理调度:2026 的新挑战

· 阅读需 8 分钟
Industry Research Team

聊天负载的调度问题,本质是「怎么把请求填满批」。到了 2026 年,智能体负载把这个问题的性质改变了:同一会话的连续请求共享长前缀,缓存复用率从聊天场景的 54% 到 62% 直接跃升到超过 80%。调度器如果还按过去那套逻辑做决策,会系统性地做错事。

智能体负载的三个反常之处​

先看生产轨迹给出的硬数字。据 Bailian 生产环境轨迹的分析,智能体服务的 KV 复用率超过 80%;另一份 PackServe 的生产轨迹显示,缓存 token 约占输入 token 的 80%,同时 decode 阶段占了请求总耗时的 78.4%。这两个数字组合起来意味着:绝大多数的注意力计算被跳过,而绝大多数的时间消耗在自回归解码上——优化目标已经不是 prefill 效率。

第二个反常是请求的触发方式。CacheWise 对真实编码助手轨迹的分析显示,工具完成触发的请求比用户输入触发的多出一个数量级以上。会话时长中位数约 36 分钟,长尾超过 2.6 小时。请求间隔由外部工具延迟决定,波动极大。

第三个反常是并发密度很低。PackServe 轨迹中,五分钟采样窗口内每实例运行并发在 0.39 到 1.69 之间,而平均 TPOT 仅小幅上升、远低于 SLO 目标。这意味着存在明显的延迟余量可用于请求打包,可以在满足 SLO 的前提下用更少的活跃 GPU 承载同样的需求。

缓存感知路由的过度优化​

问题的核心在于:现有调度器的问题不是「没有复用 KV」,而是「过度追求复用」。

SMetric 论文的表述是,缓存感知的调度器把每个请求路由到持有其缓存 KV 的实例,用负载均衡换复用率。后果是:第一,同一智能体框架的不同会话首轮请求共享相似的系统提示,都被路由到少数几个缓存了这些提示的实例;第二,由于后续请求基本都命中本会话早先轮次的 KV,会话就被钉在首轮落地的那个实例上。结果是少数实例吸收了整份会话并过载,其余集群闲置,而闲置实例的算力直接封顶了整体吞吐。

更关键的是,这种牺牲是不必要的。SMetric 提出了一个看起来违反直觉的方案:首轮请求纯按负载均衡调度,把会话摊到全集群;后续请求才走传统的缓存感知路由,优先本地级复用。

它能成立,靠的是两级 KV 存储这个前提——每实例 GPU 显存上的本地层,加上集群级 CPU 内存上的全局层。即使被调度到的实例本地没有这份 KV,它仍然能从全局层取回。只要全局层能及时供给,TPS 不受影响,代价只是 TTFT 小幅上升,而智能体负载恰恰对 TTFT 的容忍度更高。

这种分层架构本身也带来了新问题。Unison 论文(复旦大学,2026 年 9 月)指出一个被所有缓存策略忽视的盲区:智能体调用工具期间,GPU 完全空闲,但会话没有结束,工具返回后要从完整 KV 前缀恢复。按 DeepSeek V3 MLA 的结构估算,每 token 每层 576 个潜元素、共 61 层、bf16 存储,约 68.6 KiB 每 token;一个 10 万上下文的会话约 7.03 GB,一百个停在工具等待中的智能体就是约 703 GB 的纯 KV 驻留——约等于九张 80GB 级 GPU,而这些会话不产生任何输出、不消耗任何注意力计算。

LRU 和 TTL 在这个状态上都会失效,而且是结构性失效。LRU 按最后访问排序,工具等待的智能体看起来比两秒前还在对话的用户更旧。TTL 同样会把慢工具的会话在返回前淘汰掉。Unison 的判断是:区分「等待工具、即将返回」和「会话已结束」所需的信息存在于作业结构里,而不在访问日志里,因此没有任何 recency 或 idle 阈值能解决问题。

工程上的四个可操作结论​

调度手段解决的问题代价适用规模
缓存感知副本路由避免重复 prefill,跳过热副本需要一致性分词与模板4 至 16 卡起
分片调度(prefill 与 decode 分离)让两个阶段各自跑满各自资源双池运维 + KV 传输链路数十卡以上
两级 KV 存储允许牺牲 TTFT 换取复用率全局层的容量与带宽是有限资源集群级
工具元数据驱动的预测式驱逐按下次重用时间排序而非 LRU需要依赖调用侧元数据编码类智能体为主
准入控制与提前拒绝避免接纳注定违反 SLO 的请求需要预测输出长度分布全规模

准入控制是一切的前提。一台推理服务器不应该因为收到 HTTP 请求就接受它。被接受的工作消耗 KV、增加排队延迟、可能触发抢占、可能伤害其他租户。准入需要看的量是:未缓存的 prompt token 数、当前 KV 压力、空闲块水位、租户 token 预算与 KV 预算、排队截止期、期望输出长度区间、缓存命中概率。输出长度本身未知,控制器需要为运行中序列的增长留出余量——留多了浪费算力,留少了产生抢占抖动。频繁抢占本身就是策略已经病了的信号。

路由。看热的那个副本不一定是对的。最热的副本有最好的前缀命中,但队列可能已经很高、流式延迟接近上限;缓存命中省下的 prefill,可能被排队时间吃掉。实用的做法是联合打分:前缀重叠度、队列延迟、空闲 KV 块数、活跃 KV token 数、租户压力、副本健康度。

驱逐。CacheWise 的做法值得注意:不按 recency,而是用工具元数据(工具类型、参数)训练一个轻量预测器,估算每个会话的下一次重用时间,工具耗时最长的会话最先被驱逐。它在 vLLM 上实现,把 KV 驱逐降低 2 到 2.6 倍,会话总完成时间改善约 3.5 倍,token goodput 翻倍。

公平性。请求速率层面的公平在这里不管用——一个租户用少量超大请求就能压垮引擎,另一个租户发海量小请求却占用很少容量。公平应当基于加权的 token 服务量与 KV 占用,而不是请求数。智能体流量还需要扇出控制,因为一次用户操作可以产生大量模型调用。

架构层的两个选项​

解决智能体负载有两条路。一是分片调度:把 prefill 和 decode 拆到独立的 GPU 池,通过 KV 传输层搬移缓存。NVIDIA Dynamo 1.0 在 2026 年 3 月发布,其 Planner 在运行时决定聚合还是分离,KV Block Manager 提供 HBM 到 DRAM 到 SSD 到对象存储的四级层次;LLM-d 于 2026 年 3 月进入 CNCF 沙盒,贡献了把缓存感知路由变成 Kubernetes 一等公民的 Gateway API Inference Extension。二是简单得多的方案:KV 感知的副本路由,不拆池、不传 KV、不改拓扑。

需要诚实标注的是:Dynamo 公布的 30 倍吞吐是 DeepSeek-R1 671B 在 GB200 NVL72 机架上的复合结果,包含 NVLink 域内宽专家并行等多项因素;更接近纯分离收益的口径是 Llama 70B 在 3K/50 序列长度、普通 Hopper 上的约 2 倍。官方文档也明确指出,输入输出长度比在 2:1 到 10:1 之间时,聚合服务往往更好。

对大多数 4 到 16 卡规模的团队,先做缓存感知的数据并行副本通常比直接上分离池更划算。

展望​

2026 年的调度问题已经从「怎么批」变成「KV 放在哪里、谁能拿到它、什么时候该放弃它」。这带来的直接后果是硬件需求的重心变化:decode 阶段主导耗时、缓存驻留成为主要资源占用,意味着大 HBM 容量与高带宽的价值在推理集群中的权重继续上升,而推理专用芯片的竞争维度也从峰值 FLOPS 转向了 KV 密度与缓存层级的支持能力。

真正值得关注的方向是把「意图」显式传给调度层。Dynamo 1.0 已经开始接受每请求的优先级、期望输出长度和投机 prefill 提示。这个方向一旦成熟,调度器就不再需要从访问历史里猜测意图——而这正是今天所有缓存策略失效的根本原因。

国产 AI 芯片 vs 国际 AI 芯片:2026 年终全面对比

· 阅读需 14 分钟
Industry Research Team

2026 年是 AI 加速芯片竞争分水岭式的一年。一边是 NVIDIA 用 Blackwell 产能与 Rubin 首发把「训练算力」的标尺再抬高一截,另一边是中国本土供应链在出口管制常态化下,把「可用」加速推向「好用」——昇腾 960 超节点、寒武纪思元 690、摩尔线程 MTT S5000、阿里真武 V900 等产品密集落地。本文用同一把尺子,把国产与国际主力芯片放到一张桌子上对比。

一、为什么说 2026 是分水岭​

  • 出口管制进入稳态:美国对高端训练卡的禁运已不是新闻,而是采购决策的默认前提。国产芯片的「替代」叙事从口号转为规模部署。
  • 国产份额跨越临界点:据 Counterpoint 口径,中国 AI 芯片市场国产化率从 2022 年近乎为零,升至 2025 年的约 41%,其中昇腾占国产份额约 62%。这意味着「国产 vs 国际」不再是技术爱好者话题,而是采购刚需。
  • 代际差距收窄但仍在:纸面算力上,旗舰国产卡(昇腾 910C 128GB、思元 690 196GB)在显存容量上已不输同代国际卡;但在单卡稠密算力、软件生态与集群扩展效率上,仍有一代左右的差距。

本文对比维度固定为五类可比指标:算力(FP16 稀疏口径,与站内科普一致)、显存容量与带宽、功耗与能效、制程、价格。所有数字取自本站已校验芯片数据库(252 款)与价格库(报价截至 2026-10),官方未公开的一律标注「未公布」,不作推测填充。

二、国产 AI 芯片进展​

2.1 华为昇腾:从 910C 到 960 的三级跳​

型号架构制程显存显存带宽FP16(稀疏)TDP状态
昇腾 910BDa VinciTSMC 7nm+(含 SMIC 国产化)64GB HBM2e600 GB/s320 TFLOPS310W量产中
昇腾 910CDa Vinci(双 die)中芯国际 7nm N+2128GB HBM2e3.2 TB/s800 TFLOPS600W规模部署
昇腾 950PRDa Vinci v5中芯 N+3(等效 5nm 级)128GB HiBL 1.0未公布486 TFLOPS600W已上市
昇腾 950DTDa Vinci v5中芯 N+2144GB4 TB/s547 TFLOPS500W2026 Q4 量产
昇腾 960DT全新 SIMD/SIMT未公布288GB9.6 TB/s未公布未公布2027 Q1
昇腾 960PR全新 SIMD/SIMT未公布192GB2.4 TB/s未公布未公布2027 Q3

昇腾 910C 是当前国产训练主力,CloudMatrix 384 超节点已用于 DeepSeek 等大模型训练验证。950 系列在 2026 年 HC 大会官宣:950PR 渠道报价已超 ¥8 万(年初约 ¥6 万),950DT 超 ¥25 万(较 7 月上涨 20%~50%),HBM 供给挤压是涨价主因。960 超节点公布 NPO Hi-ONE 引擎、4096 卡规模与 99.8% 可用度目标,其中 960DT 主攻训练(FP4 4 PFLOPS)、960PR 主攻推理(FP4 8 PFLOPS),是 2027 年的旗舰预期。

2.2 寒武纪思元 690:纸面规格天花板​

思元 690 采用双 die Chiplet 设计与 MLUarch 4.0 架构,中芯国际 N+2 制程、196GB HBM3、3.35 TB/s 带宽、FP16 700 TFLOPS、TDP 500W。其显存容量与带宽已对齐 H100 SXM 级别,是国产卡中少数在纸面规格上逼近国际旗舰的产品。2026 年 9 月受 HBM 供给挤压,官方指导价 ¥19 万、市场均价约 ¥17.5 万,较两月前上调 20%~30%,客户含字节、阿里、百度。

2.3 其他国产厂商​

厂商 / 型号架构制程显存FP16(稀疏)TDP备注
天数智芯 天垓 300SIMT 通用计算7nm144GB HBM3E超 1,000 TFLOPS600W2026-07 WAIC 发布,对标 Hopper
天数智芯 天垓 150ivcore11TSMC 7nm64GB HBM2e192 TFLOPS350W通用 GPU,兼容 CUDA 生态
燧原 云燧 T21GCU-CARA 2.0格罗方德 12nm64GB HBM2E134.4 TFLOPS未公布邃思 2.0,训推一体
百度 昆仑芯 R200XPU-R7nm16/32GB GDDR6128 TFLOPS150W低功耗推理向
摩尔线程 MTT S5000MUSA 4(平湖)TSMC 6nm80GB400 TFLOPS(BF16)500W全功能 GPU,渠道价 ¥7.5 万
阿里 真武 V900平头哥 PPU未公布216GB未公布未公布2026-09 云栖发布,2027 Q1 量产

注:燧原 T21 的 TDP 官方未公布,本站不作推测;摩尔线程、燧原等卡的 FP8/FP4 精度多数官方未单列,表中以 BF16/FP16 口径统一呈现。天数智芯「智铠」系列未见公开采购确认,暂未纳入主表。

三、国际 AI 芯片进展​

3.1 NVIDIA:Blackwell 量产 + Rubin 首发​

型号架构制程显存带宽FP16(稀疏)TDP状态
H100 SXMHopperTSMC 4N80GB HBM33.35 TB/s1,979 TFLOPS700W上代主力
H200 SXMHopper(refresh)TSMC 4N141GB HBM3e4.8 TB/s1,979 TFLOPS700W大显存主力
B200Blackwell(双 die)TSMC 4NP192GB HBM3e8 TB/s5 PFLOPS1000W2025 起量产
GB300Grace Blackwell UltraTSMC 4NP576GB HBM3e(超节点口径)16 TB/s10 PFLOPS(双芯)3000W超节点主力
Rubin R200Rubin台积电 3nm288GB HBM419.2 TB/s4 PFLOPS1800W2026 H2 已规模出货

NVIDIA 在 2026 年的核心叙事是交付:Vera Rubin NVL72 下半年持续放量,MLPerf Inference v6.1 首秀(Qwen3-VL 较 GB300 最高 3.7 倍)。Rubin R200 官方 FP4 达 50 PFLOPS(稀疏),是本代出货主力;N1X PC 处理器秋季上市,把战场延伸到消费级。

3.2 AMD:MI300X/MI325X 守基本盘,MI455X 冲机架​

MI300X(192GB HBM3 / 5.3 TB/s / 1,307 TFLOPS)与 MI325X(256GB HBM3e / 6.48 TB/s)提供高显存性价比;真正的增量在 Helios 机架(72× MI455X,432GB HBM4 每卡、23.3 TB/s、FP4 40.3 PFLOPS、计算芯粒 TSMC 2nm),绑定 OpenAI 6GW、Meta 6GW 部署。MI450 为其母型号,量产节点排在 2027 年 Q2。

3.3 Intel 与 Google​

  • Intel Gaudi 3:TSMC 5nm、128GB HBM2e、3.67 TB/s、BF16 矩阵算力 1,835 TFLOPS、TDP 900W,24× 200GbE RDMA 集成网卡,以太网组网直接对标 NVL72。Gaudi 3 之后 Intel 路线转向 Crescent Island(推理)与 Jaguar Shores(2027),Falcon Shores 已取消。
  • Google TPU v6(Trillium):v6e(32GB / 918 TFLOPS / 200W)与 v6p(96GB HBM2 / 1,350 TFLOPS / 450W)同代,TSMC 5nm,仅通过 Google Cloud 按小时计费。第七代 Ironwood 已把 HBM 容量推到 192GB、带宽 7.38 TB/s。

3.4 其他赛道​

Cerebras 已于 2026-08 发布机架级 CS-4(3× WSE-3 Turbo,750 PFLOPS),需要注意的是 CS-4 并未采用新一代晶圆,硅片与 CS-3 完全相同;SambaNova SN40L 以三层内存架构服务稀疏场景;Graphcore 已被 SoftBank 收购并退出中国市场。

四、关键指标对比(核心)​

方法学:FP16 统一采用稀疏(sparse)口径,与站内科普及首页热门芯片一致;价格为 pricing.json 市场报价(国际 USD、国产 CNY,截至 2026-10);「未公布」表示官方未披露、本站不作推测填充。

4.1 算力对比(FP16 稀疏)​

芯片FP16(稀疏)FP8 / FP4 备注架构
国产
天垓 300超 1,000 TFLOPS支持 FP4 / FP8SIMT
昇腾 910C800 TFLOPSFP8 1.5 PFLOPSDa Vinci 双 die
思元 690700 TFLOPSFP8 约 1.4 PFLOPSMLUarch 4.0
昇腾 950DT547 TFLOPSFP4 2 PFLOPSDa Vinci v5
摩尔线程 MTT S5000400 TFLOPS(BF16)FP8 约 1 PFLOPS 稠密MUSA 4
天垓 150192 TFLOPS384 TOPS INT8ivcore11
云燧 T21134.4 TFLOPS未公布GCU-CARA 2.0
昆仑芯 R200128 TFLOPS256 TOPS INT8XPU-R
国际
GB300(双芯)10 PFLOPSFP4 40 PFLOPSGrace Blackwell Ultra
MI455X10.1 PFLOPSFP4 40.3 PFLOPSCDNA 5
B2005 PFLOPSFP4 20 PFLOPSBlackwell
Rubin R2004 PFLOPSFP4 50 PFLOPSRubin
Gaudi 31,835 TFLOPS(BF16 矩阵)FP8 1,835 TFLOPSGaudi 3
H100 SXM1,979 TFLOPSFP8 3,958 TFLOPSHopper
H200 SXM1,979 TFLOPSFP8 3,958 TFLOPSHopper
TPU v6p1,350 TFLOPSFP8 2,700 TFLOPSTPU v6
MI300X1,307 TFLOPS未单列CDNA 3
MI325X1,307 TFLOPS未单列CDNA 3

读图:单卡 FP16 上,B200/GB300 把国产旗舰甩开约 5~6 倍;但昇腾 910C(800)已接近 H100 的 40%,思元 690(700)紧随,天垓 300(超 1,000)已进入国际旗舰区间。差距从「数量级」收敛到「一代」。

4.2 显存与带宽对比​

芯片显存类型带宽
昇腾 960DT288GBHBM9.6 TB/s
MI325X256GBHBM3e6.48 TB/s
阿里真武 V900216GB未公布未公布
思元 690196GBHBM33.35 TB/s
B200192GBHBM3e8 TB/s
MI300X192GBHBM35.3 TB/s
H200141GBHBM3e4.8 TB/s
H10080GBHBM33.35 TB/s

读图:国产旗舰在显存容量上已经反超——思元 690 的 196GB、昇腾 960DT 的 288GB、真武 V900 的 216GB 都高于 H100/H200。但带宽上,只有昇腾 960DT(9.6 TB/s)与 B200(8 TB/s)进入同一梯队,HBM3e/HBM4 代差是关键。

4.3 功耗与能效对比​

芯片TDPFP16/W(稀疏能效)
昇腾 910C600W1.33 TFLOPS/W
思元 690500W1.40 TFLOPS/W
天垓 150350W0.55 TFLOPS/W
H100700W2.83 TFLOPS/W
B2001000W5.0 TFLOPS/W
MI300X750W1.74 TFLOPS/W
TPU v6e200W4.59 TFLOPS/W

读图:能效是国产最明显的短板。H100 的 2.83 TFLOPS/W 约为昇腾 910C 的 2.1 倍,B200 更是 3.8 倍。低功耗端 TPU v6e(200W / 4.59)与昆仑芯 R200(150W)代表「每瓦算力」的另一条路线。

4.4 制程对比​

厂商代表芯片制程晶体管
华为910C中芯 7nm N+2未公布
寒武纪思元 690中芯 N+2(5nm 级)未公布
NVIDIAH100 / B200TSMC 4N / 4NP800 亿 / 2080 亿
AMDMI300XTSMC 5+6nm 混合1530 亿
AMDMI455XTSMC 2nm(计算芯粒)+ 3nm未公布

读图:制程代差是结构性差距的根源。国产主力仍停留在 7nm 级,而国际旗舰已进入 2nm 计算芯粒时代。这是单卡算力差距的物理下限。

4.5 价格对比(市场报价,2026-10)​

芯片价格币种口径
H100$28,000USD市场均价
H200$38,000USD市场均价
B200$42,000USD市场均价
GB200$62,000USD市场均价
MI300X$13,500USD市场均价
MI325X$16,500USD市场均价
Gaudi 3$16,500USD市场均价
TPU v6e$22,000USDCloud 仅按小时
昇腾 910C¥110,000CNY2026-09 渠道(年初约 ¥9 万,+22%)
昇腾 950PR¥80,000CNY2026-09 渠道(年初约 ¥6 万,+30%)
昇腾 950DT¥250,000CNY2026-09 渠道(较 7 月 +20~50%)
思元 690¥175,000CNY2026-09 渠道(官方指导价 ¥19 万)
MTT S5000¥75,000CNY渠道估算

读图:按汇率约 7.2 折算,昇腾 910C(约 $15.3k)与 H100($28k)价差显著但算力仅其 40%,单位算力成本仍偏高;思元 690(约 $24.3k)价格接近 H100 但显存翻倍。HBM 短缺推高国产报价,是 2026 下半年的一致趋势。

五、生态对比​

厂商软件栈框架支持迁移难度特点
NVIDIACUDA + cuDNN全支持—算子覆盖约 100%,生态壁垒
AMDROCm主流支持中覆盖约 90%,持续补齐
华为CANN主流支持中覆盖约 80%,昇思 MindSpore
寒武纪NeuWare主流支持中覆盖约 75%~85%
天数智芯IXUCA主流支持低(兼容 CUDA)CUDA 兼容路线
燧原DTU Toolkit部分支持高覆盖约 60%
百度昆仑XREA / 飞桨主流支持低(飞桨原生)与 Paddle 深度绑定

关键判断:生态差距比硬件差距更难追。CUDA 的长期积累使 NVIDIA 在算子覆盖、工具链、开发者社区上仍具压倒性优势;国产路线分两派——华为/寒武纪自建栈,天数智芯/摩尔线程走 CUDA 兼容以降低迁移成本。

六、市场表现​

6.1 出货量(2026 预估)​

厂商2026 出货(万颗)同比主要客户
NVIDIA(全球)150–200+30%全球科技巨头
华为(昇腾)20–30+100%政府、国企、科技公司
寒武纪(MLU)10–15+150%字节、阿里、百度
AMD(全球)30–40+80%Meta、微软等
其他国产10–20+200%各类 AI 公司

6.2 中国市场份额​

类型20242026(预估)趋势
国际(NVIDIA/AMD)约 80%约 40%大幅下降
国产(华为/寒武纪等)约 20%约 60%快速提升

6.3 客户与部署​

  • 字节跳动 / 阿里 / 百度:寒武纪思元、昇腾 910C 双线采购;
  • 腾讯:昇腾 910C 为主,探索其他国产;
  • 智算中心:多家国产芯片混合部署,国产化率成硬指标;
  • 超大规模云:NVIDIA 仍主导海外训练,但国内云厂商国产占比快速抬升。

七、未来展望(2027)​

阵营产品时间状态
华为昇腾 960DT / 960PR2027 Q1 / Q3已官宣
华为昇腾 9702028已官宣
NVIDIARubin Ultra2027已公布
AMDMI450 / MI5002027 Q2 起已公布
IntelJaguar Shores2027+已公布
AWSTrainium42027已公布(FP4 为 Trainium3 的 6 倍以上)
寒武纪思元 7902027未公布

差距判断(2027 预期):

  • 算力:从落后 40%~50% 收窄至 30%~40%;
  • 显存:从落后 20%~30% 收窄至 10%~20%,部分型号已反超;
  • 制程:从落后 1~2 代收窄至约 1 代;
  • 生态:从落后 35 年收窄至 23 年。

八、结论与选型建议​

核心观点:

  1. 2026 年国产与国际旗舰的差距从「代际」缩小到「一代」,显存容量局部反超;
  2. 单卡稠密算力、能效、制程仍是结构性短板,集群扩展与软件生态是最大变量;
  3. 国产化率快速攀升(2025 约 41%),采购从「尝鲜」变「刚需」;
  4. 出口管制常态化下,国产替代已从政策驱动转为市场驱动。

给不同角色的建议:

  • 企业采购:训练为主且合规无碍,选 NVIDIA B200/GB300/Rubin;国产化硬指标,选昇腾 910C/950DT 混合部署;推理高密度,关注昆仑芯 R200 与 TPU v6e。
  • 开发者:优先 CUDA 保泛用性;若锁定国产,选 CUDA 兼容栈(天数智芯/摩尔线程)降低迁移成本。
  • 投资者:关注 HBM 供给、国产先进制程良率,以及昇腾/寒武纪的客单与份额变化。
  • 政策制定者:延续对先进制程、HBM、EDA 的投入,缩短生态差距比单点算力更关键。

数据来源与方法:本文全部性能与价格取自 MirrorFrog 已校验芯片数据库(chips.json,252 款)与价格库(pricing.json,报价截至 2026-10),数据核对日期 2026-10-13。FP16 统一稀疏口径;官方未公开字段以「未公布」标注,不作占位填充。文中 Rubin R200 带宽(19.2 TB/s)与 TDP(1800W)、Gaudi 3 算力(BF16 矩阵 1,835 TFLOPS)、昇腾 950 系列制程与报价等,均为 2026-10 核对后的修正值。

延伸阅读:完整芯片对比表、交互式对比工具、NVIDIA H100 规格卡、华为昇腾 910C 规格卡、寒武纪思元 690 规格卡。

四季度 AI 芯片供应与 HBM 涨价传导:真正的瓶颈已经不是晶圆

· 阅读需 5 分钟
Industry Research Team

截至 2026 年 10 月,市场对 AI 算力短缺的讨论重点已经发生位移:不再是晶圆产能,而是先进封装与高带宽内存。两条约束线在四季度同时收紧,且价格信号已经明确。

内存端:HBM4 进入「代际定价」​

国庆假期期间一则产业消息震动硬件市场:三星电子已将下一代 HBM4 的供应报价定在每 Gb 4 至 5 美元,约为当前 HBM3E 价格的三倍,并已启动与主要客户的年度合同谈判。按此推算,单颗 HBM4 价格预计达 100 至 180 美元,而 HBM3E 单颗仅约 50 美元。这个报价与今年中 DigiTimes 关于「HBM4 价格可能从 2026 下半年约 2 美元每 Gb 飙升至 4 至 5 美元甚至更高」的预测路径完全吻合。

环节当前状态四季度方向
HBM4 单价约 4 至 5 美元每 Gb,约为 HBM3E 三倍年度合同谈判启动,锁量锁价
全球 HBM 市场规模2026 年预计增长约 58% 至 546 亿美元占 DRAM 市场近四成
传统 DRAM 合约价持续上行四季度预计环比上涨 10% 至 15%
NAND 合约价持续上行四季度预计环比上涨 15% 至 20%

涨价背后有两个物理原因无法绕过:HBM4 工艺制造难度极高,生产周期长达 4 至 6 个月,初期良率偏低;生产 HBM4 所需晶圆面积约为普通 DDR5 内存的三倍,现有产线可释放的产能空间被大幅压缩。TrendForce 预计 2027 年 HBM 混合平均售价同比上涨 121%。

产能虹吸效应同步发生。三星方面表示,HBM 在 DRAM 晶圆产能中的占比每提升一个百分点,消费级 DRAM 供给即被压缩约三个百分点;当该比例从 2026 年的约 20% 升至 2027 年的近 30% 时,消费级 DRAM 供给收缩幅度将接近 30%。这条传导链已经在终端落地——手机存储套件采购价翻倍,DRAM 已超过主控芯片成为手机中最昂贵的单一元器件。

封装端:CoWoS 缺口收窄但未消失​

供给约束的另一半在先进封装。台积电 CoWoS 月产能从 2022 年的约 1.5 万片,提升到 2025 年的近 7 万片,2026 年底预计达 12 万至 14 万片。加上封测合作伙伴新增的 5 万至 6 万片产能,整个行业月产能接近 20 万片。但供应链预计,CoWoS 供需缺口将从目前的约两成收窄至 2026 年底约一成——缺口在收窄,并未消失。

需求端的集中度更值得关注。据产业数据统计,2025 年英伟达约占 CoWoS 产能需求的 63%,是最大需求来源,博通约 13%,AMD 与迈威尔各约 8%。仅英伟达 B200、B300 系列全年就可能消耗超过 70 万片 CoWoS 晶圆,而这还不包含新一代 Rubin 系列。

台积电资深副总侯永清披露,2026 年将首度同时有五座 2 纳米厂同步放量,涵盖新竹两座、高雄三座,2026 至 2028 年 2 纳米产能年复合增长率预计达 70%,作为参照 3 纳米产能 2022 至 2027 年的年复合增长率约为 25%。即便如此,先进封装仍是短板——硅中介层制造需要洁净室标准,扩产要与逻辑制程争夺重叠的资本设备,而这些设备交期极长,无法绕开排队。

产能虹吸之外的两条缓冲路径​

一是 CoPoS 等面板级封装技术。相较目前以 300 毫米圆形晶圆为基础的制程,CoPoS 改用更大面积方形面板,600 毫米乘 600 毫米面板单次处理的封装数量约可达 12 吋晶圆的两倍以上。CoPoS 不是替代 CoWoS,而是在既有产能持续扩充却仍可能追不上需求时,增加另一条提高封装产出的供给路径。

二是内存供应的长约锁定。据公开报道,三星、SK 海力士、美光正通过与一级 AI 客户签订三至五年的长期协议锁定全球内存供应。DigiTimes 预计,到 2027 年全球 DRAM 总产能中约有一半将完全无法提供给小型买家。

研判​

四季度对 AI 算力采购方来说,最实际的判断是:卡不是缺在设计,而是缺在封装产能和内存配额,而这两者都无法用加钱在短期内解决。这意味着接下来的价格谈判中,内存与封装环节的议价权会持续强于芯片设计方。

有三点值得盯住。第一,HBM4 年度合同的最终定价将锚定整个服务器 BOM 成本,任何云厂的四季度报价都会随之重估。第二,消费级 DRAM 收缩近三成会传导到 PC、手机、显卡等终端市场,非 AI 需求可能成为挤压 AI 供给的出气筒。第三,摩根士丹利等机构提示的中长期风险值得关注——多家厂商同步扩产 HBM,2028 年后高端存储产能集中释放,届时供需关系可能反转,扩产决策现在签的单子可能变成明年的产能包袱。