28 篇博文 含有标签「AI Hardware」

讨论 AI 芯片时，注意力总在「3nm 还是 2nm」。但供应链的真相是：决定你能买到多少颗芯片的，往往不是晶圆厂，而是封装厂。

一、为什么封装成了瓶颈​

现代 AI 加速器是「逻辑芯粒 + HBM 堆叠」的异构集成体：

• 一颗旗舰 AI 芯片需要 8 颗以上 HBM，每颗 HBM 又是 8-16 层 DRAM 堆叠
• 2.5D 封装（CoWoS 家族）把逻辑芯粒与 HBM 集成在同一基板上，产能受限于中介层与基板供应
• 前道晶圆可以加班扩产，CoWoS 的扩产周期以年计——先进封装才是整条链的节拍器

这就是为什么 OpenAI 与 Broadcom 的自研芯片项目要预先锁定台积电 CoWoS-L 产能：拿到封装额度，才真正拿到出货权。

二、HBM4 时代的封装技术竞赛​

SK 海力士凭 HBM3E 世代的认证先机占据约 50% HBM 收入份额，三星 33%、美光 18%。HBM4 世代三星押注「按性能定价」+ turnkey 打包，竞争逻辑从「谁的产能大」切换为「谁的性能强、谁的集成度高」。

三、先进制程的真实意义​

2nm 的价值经常被高估为「算力翻倍」，实际上它的作用更精确：

• 能效比：同算力下功耗下降，直接决定 1800W 封顶（风冷/液冷阈值）下能塞进多少算力
• 逻辑芯粒密度：N3P 相对 4NP 约 1.3 倍密度、18% 动态功耗下降——对推理专用芯片，砍掉 FP64 后的面积红利进一步放大
• 成本：先进制程晶圆更贵，这也是为什么推理 ASIC 会认真考虑「上一代制程 + 大芯片」还是「先进制程 + 专用化」的权衡

四、给采购者的三个提醒​

1. 交期谈判要问到封装层：问「CoWoS 额度锁到哪一季度」，比问「流片了没」更能预测交付
2. HBM 世代与芯片世代解耦看：HBM4 三倍报价意味着 2027 年新平台的内存成本占比继续抬升，存储超级周期要计入 TCO
3. 国产替代看封装机会窗口：先进封装（2.5D/3D）的技术追赶周期短于 EUV 前道制程，是国内产业链现实性更强的切入点

延伸阅读：机柜即产品 · HBM4 三倍报价 · 完整对比表

看 AI 芯片市场的老习惯是看「出货量多少颗 GPU」。2026 年，这个指标正在失效——头部玩家的竞争单位已经变成整座机柜，单卡参数表不再是决策的充分依据。

一、各家机柜产品一览​

二、为什么竞争单位必须放大​

大模型训练的本质是「把几千颗芯片变成一台计算机」。单卡再强，卡间互联带宽与拓扑直径上不去，集群有效算力就会坍缩：

• Scale-up 域决定能跑多大的模型：NVL72 把 72 颗芯片连成一个统一内存域；超节点路线（华为 CloudMatrix、天数 IXL144）则用更多卡数换互联规模
• 每瓦有效算力取代每卡峰值算力成为核心指标：1,800W 的 Rubin R200 与 950W 的 Maia 300，比的是整个机架的 Token 吞吐与功耗比
• 液冷与供电成为交付约束：吉瓦级数据中心的建设周期里，风冷机柜与液冷机柜的部署密度差一个量级

三、瓶颈扩散链​

机柜化把瓶颈从芯片扩散到整条供应链：

芯片 → HBM/封装(CoWoS-L) → 互联(铜缆/光) → 交换机 → 供电(PSU/母排) → 散热(液冷) → 机房(电力/空间)

这正是 2026 年存储涨价、封装紧缺、光模块缺货同时发生的底层原因——任何单一环节的产能都是整柜交付的瓶颈。

四、选型方法论的变化​

1. 以机柜为报价单位：单卡价格已无意义，问「每机柜交付价 + 每机柜功耗 + 有效 Token 吞吐」
2. 互联架构先于芯片选型：Scale-up 域大小决定模型规模上限，先定组网再看卡
3. 供应链要逐环节核：交期不是芯片厂说了算，封装、HBM、光模块、液冷任何一环都可能拖半年
4. 用 TCO 口径横向比：把机柜价、功耗、PUE、折现统一进模型——这正是本站 TCO 计算器的设计初衷

延伸阅读：超节点时代的选型框架 · 工博会超节点观察 · 完整对比表

截至 2026 年 10 月，市场对 AI 算力短缺的讨论重点已经发生位移：不再是晶圆产能，而是先进封装与高带宽内存。两条约束线在四季度同时收紧，且价格信号已经明确。

内存端：HBM4 进入「代际定价」​

国庆假期期间一则产业消息震动硬件市场：三星电子已将下一代 HBM4 的供应报价定在每 Gb 4 至 5 美元，约为当前 HBM3E 价格的三倍，并已启动与主要客户的年度合同谈判。按此推算，单颗 HBM4 价格预计达 100 至 180 美元，而 HBM3E 单颗仅约 50 美元。这个报价与今年中 DigiTimes 关于「HBM4 价格可能从 2026 下半年约 2 美元每 Gb 飙升至 4 至 5 美元甚至更高」的预测路径完全吻合。

涨价背后有两个物理原因无法绕过：HBM4 工艺制造难度极高，生产周期长达 4 至 6 个月，初期良率偏低；生产 HBM4 所需晶圆面积约为普通 DDR5 内存的三倍，现有产线可释放的产能空间被大幅压缩。TrendForce 预计 2027 年 HBM 混合平均售价同比上涨 121%。

产能虹吸效应同步发生。三星方面表示，HBM 在 DRAM 晶圆产能中的占比每提升一个百分点，消费级 DRAM 供给即被压缩约三个百分点；当该比例从 2026 年的约 20% 升至 2027 年的近 30% 时，消费级 DRAM 供给收缩幅度将接近 30%。这条传导链已经在终端落地——手机存储套件采购价翻倍，DRAM 已超过主控芯片成为手机中最昂贵的单一元器件。

封装端：CoWoS 缺口收窄但未消失​

供给约束的另一半在先进封装。台积电 CoWoS 月产能从 2022 年的约 1.5 万片，提升到 2025 年的近 7 万片，2026 年底预计达 12 万至 14 万片。加上封测合作伙伴新增的 5 万至 6 万片产能，整个行业月产能接近 20 万片。但供应链预计，CoWoS 供需缺口将从目前的约两成收窄至 2026 年底约一成——缺口在收窄，并未消失。

需求端的集中度更值得关注。据产业数据统计，2025 年英伟达约占 CoWoS 产能需求的 63%，是最大需求来源，博通约 13%，AMD 与迈威尔各约 8%。仅英伟达 B200、B300 系列全年就可能消耗超过 70 万片 CoWoS 晶圆，而这还不包含新一代 Rubin 系列。

台积电资深副总侯永清披露，2026 年将首度同时有五座 2 纳米厂同步放量，涵盖新竹两座、高雄三座，2026 至 2028 年 2 纳米产能年复合增长率预计达 70%，作为参照 3 纳米产能 2022 至 2027 年的年复合增长率约为 25%。即便如此，先进封装仍是短板——硅中介层制造需要洁净室标准，扩产要与逻辑制程争夺重叠的资本设备，而这些设备交期极长，无法绕开排队。

产能虹吸之外的两条缓冲路径​

一是 CoPoS 等面板级封装技术。相较目前以 300 毫米圆形晶圆为基础的制程，CoPoS 改用更大面积方形面板，600 毫米乘 600 毫米面板单次处理的封装数量约可达 12 吋晶圆的两倍以上。CoPoS 不是替代 CoWoS，而是在既有产能持续扩充却仍可能追不上需求时，增加另一条提高封装产出的供给路径。

二是内存供应的长约锁定。据公开报道，三星、SK 海力士、美光正通过与一级 AI 客户签订三至五年的长期协议锁定全球内存供应。DigiTimes 预计，到 2027 年全球 DRAM 总产能中约有一半将完全无法提供给小型买家。

研判​

四季度对 AI 算力采购方来说，最实际的判断是：卡不是缺在设计，而是缺在封装产能和内存配额，而这两者都无法用加钱在短期内解决。这意味着接下来的价格谈判中，内存与封装环节的议价权会持续强于芯片设计方。

有三点值得盯住。第一，HBM4 年度合同的最终定价将锚定整个服务器 BOM 成本，任何云厂的四季度报价都会随之重估。第二，消费级 DRAM 收缩近三成会传导到 PC、手机、显卡等终端市场，非 AI 需求可能成为挤压 AI 供给的出气筒。第三，摩根士丹利等机构提示的中长期风险值得关注——多家厂商同步扩产 HBM，2028 年后高端存储产能集中释放，届时供需关系可能反转，扩产决策现在签的单子可能变成明年的产能包袱。

大多数 AI 算力的成本模型只算了显卡。但 2026 年公开测算显示：一台 8 卡 H100 服务器的三年全口径 TCO 约 71.2 万至 94.8 万美元，其中服务器与 GPU 约占六成，电力约 7% 至 15%，而人员成本往往是最大的单一运营项。真正拉开自建与云差距的，不是买卡那一刻花了多少。

一、五大口径的真实占比​

以一台 8 卡 H100 节点（约 10 至 10.5 kW 满载）为基准，2026 年的公开成本拆解如下：

逐条看要点：

• 人员被严重低估。 7.5 万至 10 万美元 / 年的人力，通常高于电力加制冷之和。集群打补丁、监控、保持可用性，没有低于 0.5 FTE 的现实方案。
• 电力不是大头，但地区差异是数量级的。 美国加权平均工业电价 0.0834 美元 / kWh、PUE 1.14、利用率 71% 时，每兆瓦每年电费约 62.6 万美元；廉价电力市场（0.047 美元 / kWh）降至约 35.3 万；昂贵沿海市场（0.15 美元 / kWh）则超过 110 万。
• 故障率是隐性成本。 企业级 GPU 年故障率约 5% 至 10%，备件与更换必须单列。
• 摩尔定律的反向作用。 新一代发布即意味着在手硬件开始贬值，折旧年限的选取比电价更能左右结果。

二、东西部的成本落差有多大​

国内公开测算给出了更贴近本地采购的口径。取 2 万 P 规模 H100 集群，按行业平均 80% 利用率测算：

东部风冷方案的日电费是西部液冷方案的 2.5 倍以上。 但如果换成低功耗国产集群（同样 2 万 P，按 1P 约 1.5 kW 测算，PUE 1.2、0.30 元/度、80% 利用率），日电费约 20.74 万元，比 H100 集群省约 42%。电力账的杠杆在芯片功耗和 PUE，不在电价谈判。

机位托管的口径同样值得记：西部东数西算枢纽 40 kW 液冷机柜的机位租金约 1.5 万元 / 月，电费约 8640 元 / 月（24000 kWh × 0.36 元），带宽约 1500 元 / 月，月度合计约 2.51 万元；东部新建低 PUE 液冷机柜租金则在 2.2 万至 3.2 万元 / 月，电价 0.55 元 / kWh 以上。

三、液冷为什么是必需品而不是选项​

液冷与风冷的成本差在 2026 年已经被量化。行业测算显示，每兆瓦液冷设施成本约 450 万至 520 万美元，而常规风冷约 180 万美元 / 兆瓦——液冷溢价为每兆瓦约 305 万美元。原因是风冷机房在常规成本下只能支撑每机架 25 kW，而 AI 负载需要 40 至 80 kW 甚至更高。

另一个容易被忽略的信号：机械系统在液冷 AI 机房总成本中的占比，已从风冷时代的 22% 上升到 33%。液冷不是一次性投入，它改变了整座机房的成本结构。

四、折旧：TCO 里最容易吵架的一项​

折旧年限的选择直接决定结论。Epoch AI 在 2026 年 5 月的模型中，对 1 吉瓦美国 AI 数据中心采用的口径是：IT 设备 5 年寿命，机房设施 14 年寿命，由此得出每兆瓦年化 TCO 约 850 万美元，其中一次性资本支出 3.8 万美元 / 兆瓦（合计 380 亿美元），年运营支出 90 万美元 / 兆瓦（合计 9 亿美元）。服务器与 GPU 占年化 TCO 的约 60%，能源约占 7%。

如果你把 IT 折旧从 5 年改成 3 年，同样的现金流会被重新切成完全不同的两个故事。 这不是会计技巧，而是采购谈判中的实质变量——它决定了你愿意为多少年服务期付多少溢价。

五、五口径自查清单​

一句话总结：2026 年的算力 TCO 里，电力只占约 7% 至 15%，液冷溢价和人员成本才是被低估的两块。把折旧年限、人力 FTE 和液冷溢价这三项填准，你的 TCO 才有讨论资格。

对一家 2026 年的 AI 创业公司来说，算力决策不是技术问题，是一个利用率问题。多家独立分析在 2026 年给出的阈值惊人一致：持续利用率在约 40% 以下，租用几乎总是更便宜；超过约 55% 至 65%，自建或共置才开始在三到三十六个月的维度上赢。你需要做的是准确估计自己的利用率，而不是选择你更偏好的那个答案。

一、先把「利用率」算出来，而不是猜出来​

2026 年的盈亏平衡测算给了一个可复现的算例。取一台 H100 新机价格区间 2.5 万至 4 万美元的中值 3 万美元，专业托管费用约每 GPU 小时 0.35 美元（含电费），同等级设备租用约每小时 2.50 美元——交叉点大约在 1.4 万 GPU 小时：100% 利用率下约 19 个月，40% 利用率下约四年。 若把两年残值按 40% 至 50% 计入，有效盈亏平衡点缩短约三分之一。

二手市场的保值能力是被低估的变量：二手 A100 在推出数年后仍以 4000 至 9000 美元交易。

所以第一步不是选卡，是拉数据。 把过去 8 周的训练与推理任务全部导出来，算出「实际运行 GPU 小时 / 可用 GPU 小时」。这个数字低于 40%，你就该继续租。

二、五阶段演进路径​

自建的另一个门槛是 token 量本身：公开分析给出的阈值是，70B 级模型在每月 5 亿至 8 亿 token 以上时，自建的推理开支相比前沿 API 标价可降低 65% 至 80%。低于这个量级，运维成本摊不薄。

三、买租交叉点的三种测算口径​

2026 年各家给出的交叉点略有不同，因为假设不同。三个口径值得分别记住：

实操建议：按中性口径（55% 至 60%）做决策，按保守口径（40%）做否决。 如果你的测算结果落在 40% 到 55% 这个灰区，答案通常是第三条路——共置。

四、第三条路：买硬件但不自建机房​

公开分析中反复出现的一个洞察是：买租二选一的框架默认了「买 = 自建机房」，而这个假设往往是错的。 运营方正走的折中路径是：买下硬件，把它放进同一座提供合同电力、液冷和运行时间的设施里。这条路在「拥有」那一栏加上了托管费（上述算例中约每 GPU 小时 0.35 美元），同时消除了自建的每一条运维异议——电力、制冷、网络、以及凌晨三点的故障。

对超过 40% 负载的稳定工作负载，这通常是可用的最低总成本路径。 托管价格的市场区间是每机柜每月 1200 至 2500 美元（海外标准），机位托管另按 40 kW 液冷机柜、机位租金约 1.5 万元 / 月加电费约 8640 元 / 月的国内口径测算。

五、四季度特有的两条变量​

1. 云端长约的折扣窗口在放大。 2026 年 10 月初的公开报价显示，H100 在 Azure 的 1 年承诺约比按需低 36%、3 年承诺低 56%；Google Cloud 对应为约 31% 与 56%。主流云的 1 至 3 年 GPU 预留合约通常可在按需价基础上打 30% 至 55% 的折扣。如果你的利用率在灰区，签长约比自建更安全。
2. 硬件价格仍在波动上行。 2026 年 9 月国内渠道数据显示，RTX 5090 风扇卡在华南涨至 47100 元，较 9 月初上涨 12%，而 5090 服务器月租费率仍稳定在 1.35 至 1.6 万元；L20 48GB 报价超过 32000 元。硬件买家正在吸收成本，租户没有——这个价差会收窄，但今天买硬件是在为明天的稀缺付溢价。

六、四条决策纪律​

• 利用率低于 40%，一律租。 不要用「资产归属」的叙事说服自己。
• 灰区（40% 至 60%）选共置。 买硬件、不自建机房，避开自建的每一条运维承诺。
• 数据不能出厂，选项就变了。 医疗、法律、金融数据或合同约束下的算力需求，是硬需求不是偏好——哪怕账面上租更便宜。
• 别在通胀的市场里押注单卡。 2026 年的一个合理策略组合是：中端本地卡（如约 1150 美元级别的 16GB 消费级卡）负责日常迭代、调试和小规模微调，云端负责显存不够或长跑的任务。本地卡承接 80% 的日常工作、云端承接那 20% 本来会逼你买旗舰卡的任务——这是当下风险最低的路径。

一句话总结：2026 年 AI 创业公司的算力策略只有一句话——先量利用率，再选路径。低于 40% 就租，灰区就共置，超过 60% 才自建。而四季度特殊的地方在于：云端长约能省三到五成，硬件却在涨，两边的价差正在逼你做出更早的决定。

每一次关于 AI 芯片供给紧张的讨论，最后都会落到 HBM 身上。但「HBM 紧张」这个说法在 2026 年已经不够精确了——真实的约束不在 HBM 晶圆的产能，而在先进封装环节，以及一个正在发生的架构转变：基底裸片要换代了。

2027 年的供需账本​

行业预测 2027 年 HBM 需求增长率为 56%，高于 50% 的供应增速——缺口不大，但方向明确。据公开报道，市场普遍认为 2027 年 HBM4 价格将较 2026 年上涨约 65%。更有参考意义的是晶圆效率数据：HBM3E 良率约 35%，每片晶圆有效晶粒约 580 颗，远低于一般 D1B DRAM 的约 1750 颗；HBM4 良率进一步降至约 25%，每片有效晶粒约 500 颗，而 D1C DRAM 约为 2100 颗。也就是说，同样一片晶圆，HBM 产出的数据量只有普通 DRAM 的四分之一不到，这是产能转化率上最难跨越的一道坎。

产能节点按厂商拆开看：

SK 海力士 CEO 郭诺定在印第安纳动工仪式上的表述是：存储芯片短缺至少持续到 2030 年底。

资本开支的斜率能说明决心。三星半导体资本支出预计从 2025 年约 48 万亿韩元增至 2028 年逾 100 万亿韩元，SK 海力士同期从 28 万亿韩元提升至接近 80 万亿韩元。三家已公开的 HBM 专项投资加总超过 900 亿美元，这个数字还不包括跨品类工厂里 HBM 的占比——各家都没有单独拆分。

份额：一年之内差距缩小一半​

据 Counterpoint Research 数据，三星 HBM 收入份额从 2026 年第一季度的 21% 攀升至第二季度的 33%；同期 SK 海力士从 58% 降至 50%。两家之间的差距在一个季度内从 37 个百分点缩小到 17 个百分点。SK 海力士的守势动作是清州 M15X 工厂晶圆月产量从约 1 万片提升到 8 万片，同时加速龙仁集群首座晶圆厂建设。三星则依靠存储、代工、先进封装的垂直整合结构，用自家 4 纳米基底裸片工艺争取差异化。

美光是差距最大但追赶最快的一家：2025 年月产约 4 到 5 万片，一年内翻倍到 10 万片目标，新加坡 70 亿美元封装厂、日本广岛 1.5 万亿日元（约 93 亿美元）工厂、以及 18 亿美元收购力晶铜锣 P5 晶圆厂构成全球撒网的投资版图。

定制基底裸片：HBM 以来最重要的转变​

从 HBM4E 开始，DRAM 堆叠下方的基底裸片变成客户专属。内存控制器和协议逻辑从 GPU 或 ASIC 搬到 HBM 基底裸片本身，加速器裸片上由此腾出更多计算面积。代价是基底裸片需要在先进逻辑制程上制造——HBM4 基底裸片预计采用 12 纳米，HBM4E 则要向先进逻辑演进。

各家路线因此分化：

这是自堆叠技术以来 HBM 行业最重要的结构性变化，它把壁垒从「谁会堆叠」挪到了「谁能把内存专业和领先制程代工绑在一起」。SK 海力士在这条线上的位置明显更稳。

真正的瓶颈不是 HBM​

一个需要反复强调的判断：当前绑定约束是台积电的 CoWoS-L 产能，不是 HBM 晶圆供给。据公开报道，CoWoS-L 产能目前在 13 万到 15 万片每月量级，NVIDIA 在 2026 年内持有台积电 CoWoS 约 60% 的分配份额。

未来的容量账本也在提前准备：有预测认为到 2029 到 2031 年，20 层堆叠成为主流，14 倍光罩尺寸的 CoWoS 中介层需要承载 24 组 HBM5E 堆叠，并配合浸没式冷却。这些数字现在还是路线图而非订单，但它们说明瓶颈的性质会从「谁能造 HBM」变成「谁能装 HBM」。

更早期的信号值得留意：HBF（高带宽闪存）已在铠侠、闪迪、美光处进入采样阶段。它的定位不是在带宽上击败 HBM，而是在每美元容量上补上 HBM 的短板——对于 KV Cache 容量需求正在膨胀的推理场景，这可能是一条不同于 HBM 的成本路径。

展望​

投资判断上有一个被反复验证的经验：新产能正式开出通常是存储上升周期接近尾声的先行指标。按已公布的节点，SK 海力士 2027 年 2 月、美光 2027 年 5 月、三星 2027 年 7 月这三个时间点，是观察本轮周期位置最值得标记的坐标。机构预测本轮景气高点可能落在 2028 年下半年，AI 超大型数据中心资本支出则可能在 2029 年进入平台期。

对下游的采购与架构团队，2027 年的实际含义是：HBM4E 会成为主力供应SKU，定制基底裸片带来的裸片面积与功耗收益会逐步传导到 XPU 指标上，而 CoWoS 排期仍然是比内存价格更值得提前锁定的资源。任何把 HBM 当成唯一瓶颈来做产能规划的做法，在 2027 年都会算错。

一颗旗舰 AI 芯片价值数万美元，还要搭配数颗 HBM 一起封进昂贵的 CoWoS 封装——只要混进一颗坏 die，整颗封装报废。所以 AI 芯片的测试是一条比传统芯片严苛得多的流水线。本文按制造顺序拆解四道关卡，以及它对产业的影响。

第一关：晶圆 CP 测试——决不能封装坏 die​

晶圆切割之前，探针卡上数千根探针扎到每颗 die 的焊盘上，由 ATE 自动测试设备逐颗测电性，筛出 KGD（已知良好裸晶）。对 AI 芯片这一步是生死线：CoWoS 封装的成本远高于 die 本身，把坏 die 或坏 HBM 封进去等于把最贵的工序浪费在最差的料上。探针卡本身就是高技术壁垒耗材，单颗 die 的焊盘数量随着先进制程与 Chiplet 化持续膨胀。

第二到第四关：老化、终测与系统级测试​

老化（Burn-in）把芯片置于高温高压下运行一段时间——典型条件是 125 摄氏度左右、1.1 至 1.2 倍额定电压、24 至 168 小时——专门逼出可靠性曲线最左端的"婴儿死亡"失效。AI 服务器要求芯片连续数月满载运行，这一关的淘汰标准比消费芯片严得多，HBM 还要额外做堆叠级的 KGSD 测试。

FT（终测）在封装完成后进行，除了功能验证还要做速度分档：同一批晶圆的芯片体质不同，按最高稳定频率与功耗归入不同档位。封装工序本身也可能引入损伤，所以 FT 是出厂前最后一道功能闸门。SLT（系统级测试）则是 AI 时代的标配增量：把芯片装进接近真实环境的主板，运行真实固件与大模型负载，单颗测试时间可达 30 至 300 秒。ATE 的标准向量测不出的问题——多 die 协同、高速接口的边际缺陷、热与功耗的真实表现——都靠 SLT 兜底。测试成本方面，行业经验值是测试占芯片制造成本的 5% 到 15%，AI 大芯片正在把这个比例推向区间上限。

为什么测试产能成了新瓶颈​

需求端在多重放大：AI 芯片 die 面积大、测试项目多、时间长，直接吃掉测试机产能；先进封装让封装前后测试都成为必需；每一个新的定制 ASIC 项目都要重开一套测试程序，博通与谷歌、迈威尔与 Meta、AWS Trainium 这类项目越多，需求乘数式放大。据公开报道，SoC 测试机市场从 2025 年约 69 亿美元增长到 2026 年约 87 至 95 亿美元，头部厂商扩产仍供不应求。供给端则是双寡头格局：爱德万与泰瑞达合计占全球八成以上份额，探针卡、探针台与分选机同样高度集中。

对采购方的含义很直接：AI 芯片的交付周期里，测试与封装产能是和晶圆产能同等重要的变量，签约时要问清 SLT 与老化的排产情况。

写在最后​

三条建议：第一，评估芯片供应商时把测试体系纳入尽调——有没有自建或锁定的 SLT 产能，直接决定交付确定性；第二，数据中心侧对到货芯片建立抽检与老化流程，服务器上架前先跑压力与显存基准，把"婴儿死亡"挡在集群之外；第三，关注国产测试设备与第三方独立测试产能的进展，测试环节的国产化进度，往往先于设计端。用户看到的每一颗稳定运行的芯片，背后都是四道关卡层层淘汰的结果。

芯片越做越大，大到接近光刻掩膜极限，良率却越做越差。业界的答案是拆：把一颗大芯片拆成几颗小芯粒（chiplet），在封装里拼回去。拆开容易拼回难——芯粒之间的接口此前是各家私有的。UCIe 标准想做的，就是给封装内互连定一个类似 USB-C 的通用规范。

为什么要拆芯片​

动机有三层。第一是良率：芯片面积越大，单颗晶圆上无缺陷的完整芯片越少，而缺陷密度短期内降不下来。拆成小 die 后，坏一颗只废一颗，总产出显著提高。第二是成本混搭：计算核心用最先进的制程，I/O、模拟电路用成熟制程即可——大芯片被迫为所有模块支付最先进节点的价格，芯粒化让每个模块各用最划算的工艺。第三是突破面积极限：单颗 reticle 能容纳的电路面积有物理上限，多芯粒封装是做出超大 AI 芯片的现实路径。AMD 的 Instinct 系列、各大云厂商的自研芯片，都已大量采用这一路线。

UCIe：分层的 die-to-die 规范​

UCIe（Universal Chiplet Interconnect Express）于 2022 年由 Intel、AMD、Arm、三星、台积电等公司联合发布，据其官方公开资料，标准分三层：

• 协议层：不发明新协议，直接复用 PCIe 与 CXL，另设 Streaming 通道供私有协议穿透——既有软件栈可以原样跑在芯粒互连上，这是它"USB-C"野心的关键。
• D2D 适配层：负责数据成帧、链路重试、流控等可靠性机制，并定义了标准化的逻辑接口，让协议 IP 与物理层 IP 可以来自不同供应商、自由拼装。
• 物理层：按封装形态分两档，规格如下。

标准封装用传统有机基板，成本低，适合带宽需求温和的场景；先进封装需要硅中介层或嵌入式桥接，带宽密度高出近六倍，面向 AI 与 HPC。此后标准持续演进：2.0 版补充了 3D 封装支持，2025 年发布的 3.0 版将速率提升至 48 与 64 GT/s 档位。

从标准到量产：现实与理想的距离​

需要清醒的是：当下算力最强的几款产品，芯粒互连走的都是私有路线。AMD 的 Infinity Fabric 撑起跨芯粒一致性域；据公开报道，NVIDIA 在其超芯片产品中采用自研的 die-to-die 互连，带宽密度远超公开标准。私有方案在性能上跑在前面，UCIe 的价值定位在别处——跨厂商混拼。只有当不同厂家的计算芯粒、HBM 基底芯粒、I/O 芯粒能在同一封装里即插即用，芯粒才真正从"设计技巧"变成"产业分工"：小公司可以只做某一类芯粒，卖进别人的封装。EDA 工具、D2D IP、裸片测试方法学也都在围绕 UCIe 生态快速补齐。

小结​

芯粒化解决的是先进制程时代"做大芯片"的成本与物理约束，UCIe 解决的是芯粒之间的通用语言问题。前者已被头部产品验证，后者仍在追赶。对选型者的启示是：评估采用芯粒架构的芯片时，除了看标称算力，还要关注其封装内互连的带宽密度与一致性支持——它决定了拆开的芯片拼回去之后，性能能保住几成。

谈到 AI 芯片瓶颈，人们第一反应是 HBM 或先进制程，但真正的隐形关卡是封装。一台 3nm 光刻机不够可以排队再买，一条 CoWoS 产线从规划到爬坡却要以年计。2026 年 10 月，GlobalFoundries 与台积电这对代工对手签下互供协议，把封装产能的稀缺性暴露无遗。

AI 芯片封装"三件套"​

现代 AI 芯片的封装不再是把芯片装进外壳，而是构造一个微型系统。三个核心技术构件：

• 2.5D 中介层（interposer）：一块硅材质的"转接板"，放在 GPU die 与基板之间，上面布满密度远超 PCB 的走线，让 GPU 与 8-12 颗 HBM 之间以极短距离高速通信；
• 3D 堆叠（hybrid bonding）：用铜-铜混合键合把 die 直接面对面堆叠，不再靠凸点，互连密度提升一个数量级，主要用于 HBM 内部堆叠与缓存堆叠；
• RDL 重布线层：把 die 上的焊盘"重新布线"到合适位置，承担封装内的横向连接与信号引出。

三者组合，决定了 AI 芯片的集成形态。以 AMD MI455X 为例：8 个 N2 制程计算芯粒（XCD）、2 个 I/O die 与 2 个缓存/fabric die（N3），加上 12 颗 HBM4 堆栈，全部通过 CoWoS-L 封装整合在同一个封装内；NVIDIA Rubin R200 则是 2 颗计算 die + 2 颗 I/O die + 8 颗 HBM4 的 MCM 多芯片模块设计。没有先进封装，就没有现代 AI GPU。

CoWoS 技术梯队：S、R、L 的演进​

台积电的 CoWoS（Chip-on-Wafer-on-Substrate）家族按中介层技术分为三代：

演进的方向很明确：封装面积越来越大（从 1 倍 reticle 到 3 倍以上）、集成组件越来越多（GPU + HBM + 缓存 die + I/O die）、互连密度越来越高。CoWoS-L 已成为旗舰 AI 芯片的事实标准，也意味着单颗芯片占用的封装产能成倍增长。

为什么封装产能比晶圆产能更紧​

直觉上，先进制程更难、更稀缺，但封装恰恰是更紧的那一环，原因有四：

1. 产能基数小：全球先进制程晶圆厂有数十座，而具备大规模 CoWoS 产能的基地屈指可数，且全部集中在台积电体系内；
2. 扩产周期长：洁净厂房、无尘搬运、精度设备交付周期都以年计，CoWoS 月产能从规划到释放动辄 18-24 个月；
3. 需求端放大：HBM 堆栈数量从 6 颗涨到 12 颗、die 数量翻倍，单卡消耗的封装面积持续膨胀，产能需求指数级增长；
4. 良率敏感：中介层越大越贵，一片超大中介层的报废就是整封装报废，有效产能远低于名义产能。

AMD 在 2026 年明确指出，HBM 和先进封装（CoWoS）供给紧张是其增长的主要约束——注意，AMD 的瓶颈不在自家芯片设计，而在拿不到足够的封装配额。

GF-TSMC 互供：一个罕见的市场信号​

2026 年 10 月 8 日，DIGITIMES 报道 GlobalFoundries 与台积电签署多年期协议，金额约 20 亿美元：GF 将在美国纽约州 Malta 工厂为台积电的 CoWoS 生态生产硅中介层。

这个安排罕见在哪里？GF 与台积电在先进代工市场是直接竞争对手，让对手替自己生产关键耗材，只有一种解释——封装产能稀缺到连代工龙头都要向外借力。对台积电，这是快速扩大 interposer 供给的最短路径；对 GF，这是切入 AI 封装供应链的高价值订单。同时，地缘上它把 part of CoWoS 供应链锚在美国本土，呼应美国先进制造政策。

产业配套也在加速：应用材料（Applied Materials）与半导体封装设备龙头 Besi 于 2026 年 10 月 1 日宣布扩大 EPIC（Electronics Packaging Industry Consortium）中心合作，联合开发混合键合等下一代封装工艺；应用材料还与 Intel 扩大了下一代互连扩展与 Foveros 3D 技术的合作。设备商、代工厂、IDM 三方同时下注，印证封装已是 AI 算力的战略资源。

Foveros 与 CoWoS：两条路线之争​

台积电 CoWoS 并非唯一答案。Intel 的 Foveros 是另一条 3D 封装路线，两者定位有所不同：

短期内 CoWoS 地位难以撼动——AI GPU 的核心需求是把大量 HBM 和 compute die 拼在一张大封装里，CoWoS-L 正为此而生。Foveros 的机会在于 3D 堆叠密度与能效的长期演进，以及与 Intel 先进制程组合的代工吸引力。

对芯片厂商的启示：封装配额就是出货上限​

2026 年的 AI 芯片竞争已经形成一条铁律：你的出货量不取决于你能设计多少芯片，而取决于你能拿到多少封装配额。

• 对 NVIDIA、AMD：CoWoS 配额直接决定 Blackwell/Rubin 与 MI400 系列的交付节奏，封装扩产进度就是营收曲线；
• 对国产芯片：在台积电 CoWoS 体系之外建立自主先进封装能力，与自研 HBM 同等重要，是摆脱供应链约束的另一半拼图；
• 对云厂商与大买家：锁定芯片产能的同时必须锁定配套封装与 HBM，三者缺一即断供。

小结​

AI 芯片的瓶颈正在从"造出更小的晶体管"转向"把更多 die 更好地装在一起"。CoWoS-S/R/L 的技术梯队撑起了从 H100 到 Rubin 的每一次性能跨越，而 GF 与台积电的互供协议则宣告：封装产能已稀缺到让对手合作。下一个五年，谁掌握先进封装，谁就握有 AI 算力版图的划分权。

对很多运维同学来说，GPU 服务器只是一个"会发烫的黑盒子"。但要排障、扩容、与厂商博弈保修，你得知道盒子里面长什么样。本文以最经典的 8 卡 HGX H100 机型为解剖对象，顺带对照新一代 GB200 机架的变化。

先算一笔功耗账​

一台典型的 8 卡 HGX H100 服务器：8 颗 SXM5 GPU，单卡 TDP 700W，合计 5600W；基板上 4 颗 NVSwitch 交换芯片，每颗功耗在百瓦上下；双路 Xeon 各 350W；再加上 32 条 DDR5 内存、8 块 NVMe、风扇墙，整机满载约 6.5 至 7kW。供电侧通常配 6 个 3000W 钛金电源，3+3 冗余。

供电设计有个容易被忽视的坑：瞬态功耗。GPU 在计算与等待同步之间快速切换，整机功耗可能在毫秒级摆动数千瓦，对机房 PDU 与 UPS 提出远超传统服务器的要求。这也是大规模 GPU 集群频繁触发电网告警的原因之一。

散热与互联：气流的尽头是液冷​

风冷版 8 卡 H100 机型多为 5U 到 8U 机箱，靠从前往后的强制风道加风扇墙压住 7kW 热负荷，进风温度与风扇转速管理直接决定 GPU 是否降频。但工程界已经形成共识：H100 满血运行时液冷冷板是更优解，冷板直接贴合 GPU 与 NVSwitch，机房侧水温一般控制在 25 至 45 摄氏度之间，温水冷还能提高自然冷却时长。

互联是 GPU 服务器区别于普通服务器的核心。8 颗 GPU 通过第四代 NVLink 全互联，再经 4 颗 NVSwitch 实现 any-to-any 高带宽通信，聚合带宽 900GB/s——这是单机 8 卡能当一张"大卡"用的物理基础。网卡配置通常为 8 张 400G ConnectX-7，与 GPU 一一对应，为 Rail-optimized 布线做准备。

管理平面：BMC 是你最好的朋友​

每台机器都有独立于主系统的 BMC（IPMI 或 Redfish 接口），可以不看操作系统就读取 GPU 温度、功耗、风扇转速、电源状态。成熟的 GPU 运维体系应该做到三件事：第一，所有健康指标从 BMC 与 DCGM 双通道采集，交叉验证；第二，电源、风扇、NVSwitch 的告警分级处置，NVSwitch 故障意味着整机 GPU 域降级，必须尽快替换；第三，固件版本（BMC、GPU VBIOS、交换机）纳入统一管理，避免"某台机器固件特别老"这类隐蔽问题。

对照新一代平台：GB200 NVL72 把"服务器"的概念扩展成了整机架——18 个计算托盘加 9 个 NVLink 交换机托盘，GPU 与 NVSwitch 全部上冷板，电源与铜排集中在机架中部。维护单元从"一台机器"变成"一个托盘"，热插拔与漏液检测成了机架级能力。

写在最后​

给运维团队三条落地建议：第一，新机型到货先做功耗与温度画像，记录满载下的功耗曲线与关键点温度，作为后续异常检测的基线；第二，把 NVSwitch 与 HBM 的告警当成最高优先级，它们的故障影响面远大于单卡；第三，与供应商明确托盘级或整机级的备件 SLA，万卡规模下"寄修"节奏根本跟不上故障速度。看懂硬件，才有资格谈自动化运维。