3 篇博文 含有标签「Breakthrough」

2025 年初，英伟达 CEO 说实用量子计算机还要十几年，量子股应声大跌；十个月后，谷歌在 Willow 芯片上跑出首个可验证的量子优势，同一位 CEO 公开承认判断有误。量子计算到底是 AI 的救世主还是永远的十年之约？把进展和边界分开看，答案才清晰。

真实进展：纠错跨过阈值线​

2024 年底，谷歌 105 量子比特的 Willow 芯片完成了一件三十年没人做到的事：逻辑量子比特的编码规模扩大时，错误率不升反降，指数级压制——这证明量子纠错在工程上真正可行，被业界称为"量子计算的 Transformer 时刻"。2025 年 10 月，谷歌在同一颗芯片上运行量子回声算法，拿到首个可验证的量子优势结果，据公开报道比传统超算快一万三千倍，且结果可在另一台量子计算机上复现。IBM 推出 120 量子比特的 Nighthawk，离子阱阵营 Quantinuum 把双比特门保真度推到 99.92%；英伟达则推出 CUDA-Q 与 NVQLink，把 QPU 定位成超算旁边的异构加速单元。

问题类型	GPU 擅长程度	QPU 潜力	当前状态
大模型训练与推理	极强，矩阵乘是本职	基本无关	GPU 主导，十年内难撼动
分子与材料模拟	中等，近似方法	强，天然匹配量子体系	混合计算试点中，最接近落地
组合优化	弱到中等	较强	量子退火已有商用案例
密码学破解	无关	强但门槛极高	需百万级物理比特，尚需多年
采样与概率分布	中等	强	可验证优势已在此类任务上实现

边界：它不会训练你的大模型​

必须泼一盆冷水：量子计算与 LLM 训练的优势域几乎不重叠。大模型的核心是大规模矩阵乘法，这正是 GPU 被设计出来的问题；量子计算机的优势在于指数级状态空间，即分子模拟、组合优化这类任务。谷歌的研究人员自己也承认，现阶段量子算法能处理的分子还在传统算力范围之内。至于"量子神经网络取代深度学习"，据公开的学界共识，本十年内不会发生。破解主流密码学所需的物理比特数比现有最好机器多四个数量级，但"先窃取、后解密"的威胁已经真实存在——NIST 已在 2024 年标准化三套后量子密码算法，头部厂商开始在生产环境部署混合抗量子方案。

真正的落地图景是混合模式：GPU 集群负责数据预处理、神经网络与任务编排，把其中狭窄的模拟或优化内核卸载给 QPU。英伟达押注的正是这个位置——每一台做量子模拟与混合计算的机器，都离不开 GPU。

对 AI 基础设施团队的启示​

现阶段合理的动作不是"采购量子计算机"，而是三件具体的事。第一，密码学盘点：梳理所有依赖 RSA、ECDSA 的系统与长期敏感数据，制定后量子迁移计划，这是当下唯一有时间压力的量子议题。第二，小成本建立认知：通过云平台按小时租用量子处理器，让两三名工程师跑通混合编程框架，判断自家业务里有没有值得试验的优化或模拟问题。第三，路线观察：超导阵营赌规模，离子阱阵营赌保真度，技术路线尚未收敛，任何重资产投入都为时过早。

写在最后​

量子计算与 AI 的关系，更准确的比喻是"邻居"而非"替代者"：它们共享机房、共享混合调度栈、共享人才，但各管各的优势域。对基础设施工程师，2026 年的正确姿势是保持关注、小步验证、把后量子迁移提上日程；对投资人，警惕把"可验证优势"讲成"商业可用"的故事。远水解不了近渴，但浇灌的方向值得知道。

当整个行业都在拥抱芯粒时，Cerebras 却坚持把一整片 12 英寸晶圆做成一颗芯片。2026 年，这条"离经叛道"的路线迎来了 CS-4 量产与纳斯达克上市的双重节点。晶圆级与芯粒，究竟谁代表极限算力的未来？

晶圆级：把晶圆当芯片用​

Cerebras 的 WSE-3 是迄今最大的商用芯片之一：整片 300mm 晶圆不切割，4 万亿晶体管、约 90 万个 AI 核心通过片上网络互联，片上 SRAM 达 44GB，片内带宽据厂商数据高达 21 PB/s——这是"消灭数据搬运"的极致设计，芯片面积达到约 4.6 万平方毫米。

2026 年 8 月，Cerebras 发布了基于三片 WSE-3T 晶圆的 CS-4 系统：AI 算力 750 PFLOPS，晶圆间带宽 129.6 PB/s，宣称在 GPT-OSS-120B 上实现单用户每秒超过 4400 个 tokens 的生成速度。Hot Chips 2026 上，公司进一步公布了 Nexus 背包式供电架构——直接从铜排背面给晶圆供电，省去 PCB 与基板的传输损耗，使同等硅片性能翻倍——以及 2027 年 WSE 新一代硅片与集成堆叠 DRAM 的 CS-6 规划。资本市场也给出认可：据公开报道，Cerebras 以每股 185 美元登陆纳斯达克，募资约 55 亿美元，并与 OpenAI 签订了至 2028 年最高 750 兆瓦的算力协议。

芯粒：良率与成本的最优解​

与晶圆级的"整片浇筑"相对，芯粒路线选择"化整为零"：把计算、缓存、I/O 拆成小芯粒分别流片，再用先进封装拼合。英伟达 Rubin R200 的 2 颗计算 die 加 2 颗 I/O die 加 8 堆栈 HBM4 组合、AMD MI400 系列、以及华为昇腾等国产主力芯片，走的都是这条路。芯粒的优势在于小 die 良率高、可混搭制程、封装组合灵活，是当前商业化的绝对主流。

维度	晶圆级（Cerebras WSE）	芯粒（Rubin、MI400 等）
面积哲学	整片晶圆即芯片，约 4.6 万平方毫米	多颗小 die 拼合封装
片上存储	44GB SRAM，片内带宽 PB/s 级	依赖 HBM，单卡容量 288GB 级
强项场景	超低延迟推理、Agent 实时交互	训练、大显存推理、通用部署
软件生态	独立 SDK，需专门适配	CUDA、ROCm 生态广泛覆盖
商业模式	云服务与超大客户直销	通用硬件大规模出货

两条路线的适用边界​

晶圆级的瓶颈同样明显：44GB SRAM 装不下千亿参数模型，需要外部流式供数或多晶圆互联扩展；单系统功耗高达 25 千瓦级，必须定制工业液冷；客户集中度极高，据招股材料，其阿联酋大客户曾占公司收入的 85% 以上。它注定是一条"特种尖刀"路线，专注低延迟推理、超长上下文与科研超算等小众高价值场景——毕竟 Agent 应用是"没有耐心的"，每秒数千 tokens 的单用户体验正是 GPU 集群最难优雅解决的痛点。

芯粒则是规模化基本盘：性能上限虽受封装互联约束，但良率、成本与生态兼容性全面占优，能覆盖从单卡到超节点的全部市场。这也是国产算力选择以芯粒为主攻方向的根本原因——成熟制程产能加自主先进封装，是当前产业禀赋下性价比最高的突围路径。

结语：碰撞之外，各守一极​

晶圆级与芯粒并非零和竞争，而是从两端同时凿穿"访存墙"的两种尝试：前者把存储距离压到零，后者用先进封装逼近光罩物理极限。2027 年之后，随着延迟敏感型推理负载占比上升，晶圆级路线的商业空间可能继续扩大；而在通用算力市场，芯粒的地位短期内无可撼动。真正的输家，也许是停留在单片巨 die 时代、两头都不沾的中间路线。

2026年6月5日，深圳发布官宣重磅消息：深圳河套学院联合哈工大（深圳）、华为等团队，用1000颗华为昇腾910C芯片，成功完成1.6万亿参数DeepSeek-V4-Pro大模型全参数后训练。

这不是一次试探性的尝试，而是一次里程碑式的技术突破。它用无可辩驳的工程结果证明：国产AI芯片足以支撑世界级超大参数模型训练。

为什么这很重要？​

AI芯片的两道坎："推理"与"训练"​

• 推理（Inference）：用现成模型聊天、写文案。此前国产芯片已经能做
• 训练（Training）：调整模型参数让它学习新能力。全参数训练要同时调整1.6万亿个参数，难度拉满

此前，万亿级参数模型的全参数训练一直被英伟达H100/H200垄断。国产芯片只能做推理，无法做大规模训练。

这次突破的意义：国产算力从"能用"跨越到"好用"，从"推理"跨越到"训练"。

技术细节​

训练配置​

项目	参数
芯片	华为昇腾910C × 1,000颗
模型	DeepSeek-V4-Pro
参数量	1.6万亿（1600B）
训练类型	全参数后训练（Full Parameter Post-Training）
训练框架	昇思（MindSpore）+ torch_npu
完成时间	2026年6月5日官宣

性能指标​

指标	数值	评价
算力利用率	>30%	工业级水平（海外顶级芯片~40%）
关键训练算子效率提升	14%	相比上一代910B
通信带宽利用率	>60%（推测）	MoE模型的All-to-All通信
稳定性	1000颗卡连续训练无故障	集群稳定性达标

💡 关于30%算力利用率：很多人觉得30%不高，但在大模型训练领域，这已经是非常不错的工业级水平。就算用最顶级的海外芯片，很多团队的实际利用率也就在40%左右。

昇腾910C详细规格​

昇腾910C是华为在2024年4月24日（华为分析师大会）公布的AI训练/推理芯片，理论算力峰值达到800 TFLOPS（BF16精度），与英伟达H100处于同等量级。

参数	昇腾910C	昇腾910B	NVIDIA H100
架构	Ascend 910C	Ascend 910B	Hopper
制程	TSMC 7nm（推测）	TSMC 7nm	TSMC 4NP
BF16算力	800 TFLOPS	256 TFLOPS	989 TFLOPS（稀疏）
显存	64GB HBM（推测）	64GB HBM2e（B1/B2）	80GB HBM3
显存带宽	~2TB/s（推测）	600 GB/s（B1/B2）	3.35 TB/s
TDP	~400W（推测）	300-400W	700W
量产时间	2026年4月（正式量产）	2022年11月	2022年3月

关键升级：

• ✅ 算力提升3×：从910B的256 TFLOPS提升到800 TFLOPS
• ✅ 软件生态完善：torch_npu适配PyTorch，昇思框架成熟
• ✅ 集群稳定性：1000颗卡连续训练无故障（这是最大的突破）

技术挑战与解决方案​

挑战1：万亿级模型的显存需求​

1.6万亿参数模型，仅模型参数就需要：

• FP16精度：1.6T × 2 bytes = 3.2 TB
• 加上梯度、优化器状态：至少10 TB显存

华为的解决方案：

• 模型并行（Model Parallel）：将模型分布到1000颗910C上
• ZeRO优化器：优化显存占用
• 梯度累积：分阶段更新参数

挑战2：万卡集群的通信效率​

1000颗芯片训练时，卡间通信成为瓶颈。MoE模型需要All-to-All通信（每个专家可能需要与其他所有专家通信）。

华为的解决方案：

• HCCS（Huawei Collective Communication Scheduler）：自研高速互联协议
• 分层通信：节点内NVLink + 节点间HCCS
• 通信-计算重叠：在计算的同时进行数据传输

挑战3：训练稳定性​

万亿级模型训练需要数周甚至数月，任何一颗卡故障都可能导致整个训练中断。

华为的解决方案：

• 故障检测与自动恢复：实时监测卡的状态，故障时自动重启并恢复训练状态
• 检查点（Checkpoint）优化：高频保存训练状态（每N步保存一次）
• 昇腾集群管理软件：专门为企业级训练设计

与竞品对比​

厂商	芯片	1.6万亿参数训练	生态成熟度	可用性
华为	昇腾910C	✅ 已完成	⭐⭐⭐（进步中）	中国本土
NVIDIA	H100/H200	✅ 工业标准	⭐⭐⭐⭐⭐	全球（受出口管制）
AMD	MI300X	✅ 可行	⭐⭐⭐⭐	全球
Google	TPU v5p/8t	✅ JAX原生	⭐⭐⭐⭐	Google Cloud

结论：昇腾910C在硬件性能上已经追上H100，软件生态仍有差距，但这次训练成功证明了工程可行性。

行业影响​

1. 国产算力的"遵义会议"​

这次突破被业内称为国产算力的"遵义会议"——从此从被动防守转向战略反攻。

具体影响：

• ✅ 打破"国产芯片只能推理"的偏见
• ✅ 证明国产芯片可以做frontier模型训练
• ✅ 为国产大模型（如DeepSeek-V4、文心5.0）提供算力底座

2. 对英伟达的冲击​

华为昇腾910C完成万亿级训练，意味着中国AI产业对英伟达的依赖度降低。

场景	此前	现在
推理	国产芯片可用	国产芯片好用
训练	必须用H100/H200	可以用910C
大规模训练	必须用H100集群	可以用910C集群

3. 对国产芯片产业的提振​

这次突破将带动整个国产AI芯片产业链：

• 芯片设计：寒武纪、沐曦、摩尔线程等加速迭代
• 晶圆制造：中芯国际、华虹等获得更多订单
• 封装测试：长电科技、通富微电等受益

华为昇腾芯片路线图（2025-2028）​

时间	芯片	定位
2025年Q1	昇腾910C	旗舰训练/推理（已量产）
2026年Q1	昇腾950PR	推理优化（~500 TFLOPS BF16）
2026年Q4	昇腾950DT	数据中心训练
2027年Q4	昇腾960	下一代旗舰
2028年Q4	昇腾970	再下一代

训练实战经验分享​

深圳河套学院团队在训练中积累了宝贵经验：

✅ 成功经验​

1. 渐进式训练：从小模型（7B）开始，逐步扩大到1.6T
2. 混合精度训练：BF16主训练 + FP32梯度累积
3. 通信优化：All-to-All通信与计算重叠
4. 故障恢复：每1000步保存一次检查点

⚠️ 遇到的挑战​

1. 显存碎片：长训练过程中显存碎片化严重，需要定期整理
2. 通信瓶颈：MoE模型的All-to-All通信占训练时间的30%+
3. 软件Bug：torch_npu偶有内存泄漏，需要重启训练进程

相关芯片​

• 华为昇腾910C - 本次训练使用的芯片
• 华为昇腾910B - 上一代芯片
• 华为昇腾950PR - 下一代推理芯片
• NVIDIA H100 - 对标产品
• NVIDIA H200 - 对标产品（HBM3e升级版）

参考资料​

• 新浪财经：华为昇腾910C完成DS-V4-Pro训练
• 腾讯新闻：里程碑！昇腾910C完成1.6万亿大模型训练
• 21IC：华为芯片完成1.6万亿AI大模型全参数后训练

---

本文基于公开报道整理。向深圳河套学院、哈工大（深圳）、华为等团队表示敬意——你们用工程实践证明了中国AI算力的可行性。