跳到主要内容

21 篇博文 含有标签「Custom Chip」

Custom AI chips and ASICs

查看所有标签

AMD 收购 Taalas + 携手 Cerebras:推理市场的两条捷径

· 阅读需 3 分钟
Industry Research Team

10 月的 AMD 新闻列表里,两条不起眼但信号很强的条目:收购 Taalas(面向快速增长 AI 推理市场的计算方案),以及与 Cerebras 联合发布业界领先的超低延迟、高吞吐 AI 推理方案。MI450 是 AMD 的正面战场,这两步棋则是侧翼。

一、Taalas:把整张网络「浇」进芯片​

Taalas 的技术路线是固定权重硅(fixed-weight silicon):把训练好的神经网络直接物理固化到芯片里——每个模型一颗专用芯片,省掉指令调度与权重搬运的开销。代价是灵活性(模型一变就要重新流片),收益是极致的能效与延迟。

对 AMD 的意义:在「通用 GPU(MI 系列)+ 专用推理固化芯片」之间补上中间层——类似英伟达用 NVFP4 软件栈锁推理、谷歌用 TPU 分层的思路,但走的是更激进的硬件固化路线。收购金额未披露。

二、Cerebras:晶圆级的延迟优势​

AMD 与 Cerebras 的合作指向超低延迟推理——这正是 Cerebras WSE 架构的看家本领:把整个模型放在一片晶圆级芯片的超大 SRAM 里,权重零搬运。合作细节未全部公开,但方向明确:在对延迟极度敏感的推理场景(实时语音、Agent 工具调用、高频交易类负载)提供 GPU 阵营外的选项。

结合上周披露的 OpenAI 第一代推理专用 ASIC 与各大云厂自研线,「推理专用硅」正在成为独立赛道,与训练用通用 GPU 分道。

三、推理市场的分层竞争图​

层玩家武器
通用推理NVIDIA、AMD MI、沐曦 C600软件生态 + 显存容量
大规模固定负载TPU、Trainium、Maia、MTIAASIC 单位成本
极致延迟Cerebras、Groq、Taalas(AMD)SRAM 容量/权重固化
极致能效边缘 ASIC(Hailo 等)功耗约束下的小芯片

四、对买家的启示​

  1. 延迟敏感场景有了新选项:Agent 工具调用链路里,首 Token 与工具往返延迟直接决定体验,Cerebras 类方案值得进 POC
  2. 「买芯片」之外多了一条「买方案」:AMD 的组合(MI450 通用 + Taalas 专用 + Cerebras 合作)意味着同一供应商可以覆盖多种推理负载形态
  3. 专用化 = 锁定风险:权重固化芯片与特定模型绑定,采购前先想清楚模型迭代频率

延伸阅读:推理成本经济学 · AMD × Anthropic 2GW · 完整对比表

TPU v8 四季度进入量产:8t/8i 拆分与 2027 年 910 万颗出货预测

· 阅读需 3 分钟
Industry Research Team

2026 年 10 月,多家台系供应链调研给出同一判断:Google TPU v8 将在本季度(2026 Q4)进入硬件供应链量产阶段,2027 年成为明显放量年。TPU 从第八代起首次拆分为训练与推理两条产品线,这个变化的影响不亚于性能提升本身。

出货预测:402 万到 910 万颗​

凯基证券 2026 年 10 月报告的核心数字(供应链口径,非 Google 官方):

项目2026 年2027 年(预估)
TPU v8 总出货量约 402 万颗约 910 万颗(+126%)
v8t(训练)—约 360 万颗
v8i(推理)—约 550 万颗
机柜出货—翻倍成长

需求侧最大的公开客户是 Anthropic:2025 年宣布扩至最高 100 万颗 TPU(超 1 GW),2026 年 4 月又与 Google、博通签署新协议,取得数 GW 的下一代 TPU(v8)产能,2027 年上线支撑 Claude 前沿模型。

8t 与 8i:第一次按负载拆分​

此前每一代 TPU 都同时承担训练与推理。v8 首次分化:

  • TPU 8t(市场分析代号 Zebrafish):训练专用,延续 3D Torus scale-up 架构,单 SuperPod 可扩展至 9,600 颗;面向大模型预训练与 embedding 密集负载。集成 Arm Axion CPU(Google 自研 64 核 Neoverse V2),TPU 与 CPU 协同。
  • TPU 8i(市场分析代号 Sunfish):推理专用,采用全新的 Boardfly 片间互联(ICI)拓扑,单 Pod 最多 1,152 颗 active TPU;面向后训练、采样、实时推理与推理型负载。

系统级升级同样激进:散热从芯片液冷升级为系统级液冷(单柜水冷价值约 4.5-5 万美元),电源引入**高压直流(HVDC)**架构(10kW PSU),PCB/载板大尺寸化。这意味着 v8 机柜的供应商结构比 v7 复杂得多——鸿海在 v8 拿到 TPU 层与 L11 机柜组装份额,Celestica 仍是 L10/L11 主力。

两个口径提醒​

  1. 代工伙伴归属有矛盾。Google Cloud Next 官方材料与部分供应链调研对 v8t/v8i 分别由博通还是联发科参与开发说法相反。本站两代卡片的处理方式是:正文保留官方活动口径,预测数字标注为凯基证券口径,采购与研究引用时请注明来源层级。
  2. 「出货量」不等于「可购买量」。v8 产能优先供应 Google 内部(Gemini、DeepMind)与 Anthropic 等大客户,外部云上可租用的 v8 实例预计要等 2027 年才逐步铺开。

对行业格局的意义​

TPU v8 放量 + Maia 300 部署 + Trainium 扩产,意味着 2027 年「非 NVIDIA 推理算力」的供给盘子里,自研 ASIC 将首次占到可观份额。对模型厂商,这意味着更低的推理单位成本与更强的议价筹码;对 NVIDIA,压力主要落在推理侧,训练侧的 CUDA 护城河短期无虞。

相关阅读​

Meta 的算力组合拳:自研 MTIA + 6GW AMD + 租用 TPU 的三线对冲

· 阅读需 3 分钟
Industry Research Team

2026 年的 Meta 给出了大型 AI 公司算力策略的标准答案:自研、采购、租赁三线并行,任何一条线都不足以单独支撑前沿模型的训练与推理。

一、三条线的最新进展​

线路内容状态
自研MTIA 公布四款芯片路线图;MTIA v3 已于 9 月量产;MTIA 300/450/500 覆盖 2026-2028发展中,主力仍是辅助推理
采购与 AMD 签署最高 6GW 合作,MI450/Helios 机架承接 Llama 训练与推理初始系统已运行
租赁被曝与谷歌签署数十亿美元合同,租用 TPU 集群已有报道,规模未披露

二、MTIA 自研线的位置​

Meta 的自研节奏相对克制:MTIA v1/v2 定位推理辅助,v3 于 2026 年 9 月量产,但尚未承担主力训练负载。这与谷歌 TPU(已承接 Gemini 全系)和 AWS Trainium(Anthropic 主力算力)的成熟度差距明显——自研芯片的成熟度取决于自用需求的规模与耐心,Meta 的广告推荐负载提供了推理侧的练兵场,但训练侧仍高度依赖采购。

有意思的是 Meta 同时成为 TorchTPU 的联合开发方——Meta PyTorch 工程团队深度参与让 PyTorch 原生跑上 TPU。给竞争对手的芯片生态添砖加瓦,恰恰说明算力多元化优先于阵营站队。

三、为什么「组合」而不是「押注」​

  1. 议价权:英伟达、AMD、谷歌三个供应商同时在场,任何一家都无法拿产能卡脖子
  2. 风险对冲:微软 Maia、Meta MTIA 的自研进度都落后于预期——自研失败的风险用采购和租赁对冲
  3. 负载匹配:推荐系统推理(自研 ASIC 最优)、前沿模型训练(英伟达/AMD 最优)、弹性推理峰值(租赁最优)各有最经济的供给方式
  4. 人才与生态:参与多个硬件生态(PyTorch/ROCm/TorchTPU)保持工程团队的硬件中立能力

四、对中型公司的启示​

Meta 的组合拳是资本规模堆出来的,但方法论可缩放:

  • 至少两条供给线:即使买不起 6GW,「主供应商 + 一家备胎」也应该成为默认配置
  • 按负载分供应商:把推荐/搜索类固定推理迁到便宜算力(自研或国产芯片),前沿训练留给头部 GPU
  • 软件栈保持中立:PyTorch + vLLM/SGLang 这类框架中立栈,是更换硬件时唯一的可迁移资产

延伸阅读:MTIA 300 卡片 · GPU/ASIC/CPU 三分天下 · 交互式对比

微软 Maia 300 正式发布:2nm 多芯粒 + 288GB HBM4,2027 年百万颗部署

· 阅读需 4 分钟
Industry Research Team

自研芯片竞赛在 2026 年 10 月迎来关键节点:微软于 10 月 12 日在圣何塞 OCP 全球峰会上正式发布 Azure Maia 300,并宣布 2027 年起以「数吉瓦级」规模部署。这是微软首次把自研芯片定位为「主要推理系统」,而非补充。

核心规格:官方口径全记录​

Maia 300 采用多芯粒(multi-chiplet)设计,这是 Maia 家族第一代拆分计算与 I/O 的产品:

项目参数
计算芯粒制程台积电 N2P(2nm 级)
显存8 组 HBM4,共 288 GB
显存带宽18 TB/s
FP4 算力13.8 PFLOPS
FP8 算力6.9 PFLOPS
SoC TDP950 W
scale-up 互联单加速器双向 3.2 TB/s
机架配置96 颗加速器 / 约 167 kW
部署时间2027 年开始

需要注意口径:微软官方博客只给出了相对口径(系统算力 FLOPs 较 Maia 200 提升 36%、HBM 带宽 2.5 倍、容量 +33%),FP4 13.8 PFLOPS 与 FP8 6.9 PFLOPS 出自随发布公开的技术论文,并与官方相对口径自洽(Maia 200 的 10.1 PFLOPS FP4 乘以 1.36 约等于 13.8)。

机架架构:96 卡、三层延迟域、统一 fabric​

Maia 300 的机架设计与 NVIDIA 的 NVL72 走了两条路:

  • 96 颗加速器分布在 24 个四卡托盘,取消独立主机托盘,机架功率与热资源统一管理
  • 机架内全部电连接组成一个 pod;第二层用光互联最多连 128 个机架,组成 12,288 颗加速器的 superpod
  • 统一 fabric:pod 内与跨机架使用相同通信语义,不再区分 scale-up 与 scale-out 两个域
  • 微软宣称 96 卡完整配置下,机架级 Token 吞吐最高可达 Maia 200 的 7 倍

在负载定位上,Maia 300 明确面向长上下文推理、延迟敏感对话与多步骤智能体任务——GitHub Copilot 与 Microsoft Foundry 将在今年年底前接入。

部署节奏与供应链​

据路透社 10 月 13 日报道,微软计划2027 年部署超过 100 万颗 Maia 300。供应链口径显示,微软已在 2026 年 8 月与台积电锁定 30 万片以上代工产能,初期产量 30-40 万片、2027 年增至 120-150 万片(非微软官方数字)。

两个值得注意的背景:

  1. 规格升级曾导致延期。原计划 3nm 配 HBM3e,后升级为 2nm 配 HBM4,量产时点从 2026 Q1 推迟到 Q4,微软靠提高 Maia 200 产量弥补缺口。
  2. Evercore ISI 预计 2027 Q1 Maia 占微软 AI 芯片支出约 10%——自研芯片仍然是「降本增量」而非「替代采购」。

对采购方的意义​

Maia 300 不对外销售,只服务微软自己的 AI 业务。它的信号意义大于直接采购意义:当全球第二大云厂商把主力推理负载迁到自研 ASIC 上,NVIDIA 在推理市场的定价权会持续承压。对企业采购方而言,更实际的影响是——推理型云实例(Azure ND 系列)的单位 Token 价格曲线,未来两年会因 Maia 上量而更有下探空间。

相关阅读​

OpenAI × Broadcom 10GW 自研芯片进入部署期:推理专用 ASIC 的临界点

· 阅读需 3 分钟
Industry Research Team

2025 年 10 月 13 日,OpenAI 与 Broadcom 宣布共同开发并部署 10 吉瓦(GW)自研 AI 加速器,消息当日 Broadcom 股价涨超 10%。一年后的现在,这份协议进入真正的考验期:2026 下半年开始实际部署机架,2029 年底前完成全部 10GW。

一、协议要点回顾​

要素内容
规模10GW(约等于 800 万美国家庭用电,或 5 座胡佛大坝)
分工OpenAI 主导芯片与系统设计,Broadcom 负责共同开发与部署
组网Broadcom 以太网方案承担 Scale-up 与 Scale-out(非 InfiniBand)
时间线2026 H2 开始部署 → 2029 年底完成
芯片定位以推理为主的第一代专用加速器

二、推理专用:为什么第一颗芯片不做训练​

多家供应链报道指向同一个设计取向:OpenAI 第一代 ASIC 砍掉 FP64 流水线与通用图形逻辑,把晶圆面积全部留给推理负载——低秩注意力加速单元(面向 MLA 与低精度 KV Cache 解压)、放大片上 SRAM 以减少 HBM 往返、面向自回归解码的 INT4/FP8/FP4 量化矩阵单元。解码阶段的瓶颈在访存带宽而非算力密度,这一取舍与推理接棒训练的行业趋势互为印证。

工程团队由前谷歌 TPU 架构师 Richard Ho、Thomas Norrie 领衔,据报道已扩张至 40 余名 ASIC 设计人员;代工锁定台积电 N3P(后续 N2),并预留了 CoWoS-L 封装产能——先进封装而非前道制程,才是当前 AI 芯片产能的真瓶颈。

三、OpenAI 的三线算力版图​

自研芯片只是 OpenAI 算力组合的一根支柱:

  • NVIDIA:计划投资至多 1000 亿美元,供应至少 10GW 数据中心系统
  • AMD:6GW 芯片供应协议,含 OpenAI 认购 AMD 股权的期权
  • Broadcom:10GW 自研加速器(本文主角)

三份多吉瓦级协议在数周内接连落地,OpenAI 同时成为英伟达最大客户、AMD 大客户和芯片设计方——这是对「单一供应商锁定」的对冲,也是对自身推理成本结构的长期下注。

四、对行业的三个信号​

  1. 以太网 Scale-up 挑战专有互联:如果 OpenAI 机架全以太网组网并达到性能预期,将强化开放标准路线的议价能力
  2. ASIC 从「降本工具」变「战略资产」:谷歌 TPU 已向 Anthropic 供应百万颗量级,OpenAI 再入场,自研芯片正式成为头部 AI 公司的标配
  3. 资金问题仍未回答:OpenAI 未披露财务条款,多数分析师认为自研芯片短期内不改变英伟达的市场主导地位,但 2027-2028 年推理侧的份额争夺会真正开始

延伸阅读:谷歌 TPU 外部客户版图 · 微软 Maia 300 发布 · 自研芯片对比

定制 ASIC 与通用 GPU:2026 年的分工与边界

· 阅读需 8 分钟
Industry Research Team

「ASIC 即将取代 GPU」这句话在 2026 年流传很广。但同期另外一组数据同样可靠:据公开报道,NVIDIA 在 2026 年上半年仍保留了 AI 加速器收入的 75% 到 81%。两句话同时为真,说明所谓替代正在发生的其实是分工重构,而不是此消彼长。

份额曲线与它的误读方式​

多家机构给出的预测方向一致。国信证券测算 2026 年 ASIC 芯片出货量约 770 万片、份额 45%,2027 年将超过 GPU 达到 58%,2030 年约 73%。高盛预测 AI 驱动的 ASIC 需求将在 2027 年与 GPU 需求平分秋色。TrendForce 预测 2026 年定制 AI 芯片出货量增长 44.6%,而同期商用 GPU 出货量增速为 16.1%——这是 AI 时代开启以来定制芯片增速首次显著超过通用 GPU。ASIC AI 服务器出货量预计从 2026 年占 AI 服务器总市场的 27.8% 提升到 2030 年的 39.5%。

这些数字最容易被误读的地方在于:出货份额不等于价值份额,也不等于算力份额。ASIC 的定义就是面向特定工作负载设计的芯片,它的每单位算力成本天然更低、上架量天然更小。用「片数」衡量一块 1.7 TB/s 内存的 TPU 和一块 288GB HBM4 的加速卡谁更重要,方法本身就是错的。

维度通用 GPU定制 ASIC
训练吞吐(TPS)更优,万卡集群成熟度更高快速追赶中
推理单位成本毛利结构给硅片成本加上明显溢价在目标工作负载上优 2 至 4 倍
算法灵活性高,模型架构变化可适应低,架构变更需重新设计
电力效率单芯片功耗高、功率密度大单位有效算力功耗通常更优
软件生态CUDA 生态十余年积累XLA、Neuron SDK 等可用但成熟度低
可得性任何买家可获得基本被云厂商封闭在自有云内
迭代周期12 至 18 个月每代 2 至 3 年

据 SemiAnalysis 与 Bernstein 的研究估计,在大规模推理部署中 ASIC 相比通用 GPU 的 TCO 优势达 40% 到 65%。AWS 官方称 EC2 Trn2 实例相较基于 GPU 的 P5e 与 P5en 实例,在大模型训练与部署上有 30% 到 40% 更好的性价比;SemiAnalysis 测试数据显示 Ironwood 的每百万 token 成本约 0.181 美元,低于 B200 的 0.222 美元与 B300 的 0.276 美元。

四个案例说明的四种路径​

Google 是最成熟的样本。据公开报道,其自研芯片已推动 2026 年第一季度云收入同比增长 63%;2026 年 5 月与黑石集团成立合资公司 TPU Cloud,黑石初始承诺出资 50 亿美元(含杠杆最高 250 亿美元),目标 2027 年上线约 500MW 容量——这是 TPU 诞生十年来首次在 Google Cloud 体系外进行大规模商业化销售。供应链上,Google 已向 Intel 下单生产超过 300 万颗 TPU,联发科也在切入下一代 TPU v10 的设计供应链,打破了博通的长期独占格局。

AWS 走的是外部客户路线。据公开报道,Amazon 于 2026 年 6 月 18 日确认洽谈向其他公司的数据中心出售 Trainium 芯片;内部芯片部门年收入的运行率已突破 200 亿美元,Anthropic 已承诺部署超过 100 万颗 Trainium 芯片、签约高达 5GW 的芯片容量。

OpenAI 提供了另一种范式。据公开报道,OpenAI 于 2026 年 6 月 24 日与博通联合发布首款定制推理芯片 Jalapeño,Celestica 负责板卡与机架集成,台积电负责制造。其总裁 Greg Brockman 表示依托自研大模型辅助优化,从顶层设计到流片仅耗时 9 个月;物理样品已于发布当日交付,计划 2026 年末小规模首批部署、2027 年爬坡、2028 年上半年规模化量产,远期规划总耗电最高 10GW。这条路径的关键在于不自建芯片团队,而是「模型公司定义架构 + 半导体公司实现制造」。

Meta 提供的是失败样本。据公开报道,Meta 于 2025 年 9 月以超 20 亿美元收购 RISC-V 芯片初创公司 Rivos,但半年后整合受挫,原因是现有员工与 Rivos 团队在薪酬和战略路线上冲突、围绕依赖 Meta 现有 IP 还是 Rivos 技术产生内斗,导致多个项目延期,有消息称项目已在内部被实质性取消。

这四个案例指向同一个判断:自研成功的关键变量不是预算规模,而是是否复用了成熟的硅片实现能力。Meta 的路径是收购团队,OpenAI 的路径是复用博通。

软件生态的锁定才是真边界​

一个容易被低估的事实是:定制芯片节省下来的钱,有相当一部分被吞进了迁移成本。NVIDIA 的 CUDA 生态有超过 400 万开发者、十余年的库积累;XLA、Neuron SDK、ONNX Runtime 功能上可用但成熟度低得多。迁移到一个为特定模型调优过的 ASIC,模型可能需要额外工作才能搬回 GPU 或另一朵云。

不过这笔账正在被改写。一方面,模型层正在收敛——主流开源权重让「同一模型跑在不同硬件上」的可行性提高;另一方面,异构推理的需求真实存在。NVLink Fusion 的出现本身就是证据:AWS 的 Trainium4 与 NVIDIA GPU 共用同一机架占位、冷却系统与配电系统,d-Matrix 则计划让自家 Raptor XPU 承担延迟敏感的 decode 阶段、NVIDIA GPU 承担计算密集的 prefill 阶段,二者在同一个机架架构内完成异构解耦。主流路线已经不是二选一。

另一个变化是采购入口的多样化。Anthropic 目前同时运行在 AWS Trainium、Google TPU、Azure GPU 以及洽谈中的 Microsoft Maia 四个硬件平台上;OpenAI 在使用 Trainium、AMD、Cerebras 的同时开始部署自研 Jalapeño。多芯片策略已经从前沿实验室的备用方案变成基础设施层的常态。

供应链侧的连带影响​

ASIC 崛起改变的不只是芯片本身。据公开报道,博通与迈威尔合计控制全球约 95% 的定制 AI ASIC 共同设计市场。博通 2026 财年第二季度 AI 半导体收入达 108 亿美元,同比增长 143%。Google 正在弱化对博通的依赖、引入联发科与迈威尔等设计伙伴,这种供应链分散会削弱单一设计伙伴的份额。

瓶颈也在转移。随着 ASIC 规模化部署,产业瓶颈正从算力转向连接:scale-up 方向的交换芯片与 CPO 技术受益于柜内连接升级,Trainium3 的机柜方案带来了大量增量 PCIe 芯片需求;scale-out 方向则由光模块与光互连承接需求。

展望​

2026 年之后真正的分工边界,是用「工作负载的可预测程度」划出来的,而不是用训练与推理来划。

可预测的负载——固定模型结构、稳定的请求模式、明确的成本压力——ASIC 的成本优势可以直接兑现,这解释了为什么推理侧是 ASIC 的主战场。不可预测的负载——新架构探索、小批量实验、多模态混合负载——GPU 的灵活性无可替代,这也是为什么即使 ASIC 份额上升,训练和前沿研究的默认选择仍然是 GPU。

最可能出现的终局不是谁吃掉谁,而是分层:通用 GPU 承担前沿研发与不可预测负载,ASIC 承担规模化、可预测的推理流量,两者通过开放的 scale-up 互连在同一机架内协同。这个判断有一个前提值得持续跟踪——软件栈的成熟度。如果 Neuron SDK 或 XLA 这类工具链的迁移成本在未来两年显著下降,ASIC 的份额曲线可能比上述预测更陡;如果生态锁定持续,58% 也许就是相当长时间内的上限了。

NVLink Fusion 生态 2026 进展:开放标准能否撼动 NVLink

· 阅读需 6 分钟
Industry Research Team

2025 年 5 月 Computex 上发布 NVLink Fusion 时,外界普遍把它当作 NVIDIA 应对定制 ASIC 的一张防守牌。一年半后再看,这张牌打出的规模超过了多数人的预期——包括那些本该是它对手的公司。

生态名单是怎么长起来的​

2025 年 5 月 18 日首发时,合作方包括联发科、迈威尔、Aldec 旗下的 Alchip、Astera Labs、新思科技、楷登电子、富士通和高通。2025 年 9 月 18 日,Intel 同意为 NVIDIA 制造定制 x86 CPU 通过 NVLink 连入 NVIDIA 基础设施,NVIDIA 同时以每股 23.28 美元投资 Intel 普通股 50 亿美元。10 月 13 日在 OCP 全球峰会上,Intel 与三星代工宣布加入;11 月 Arm 加入,其被授权方可构建原生带 NVLink 端口的 CPU。

到了 2026 年,节奏明显加快:

时间事件附带条件
2025-12-02AWS 在 re:Invent 表示 Trainium4 将对接 NVLink 6 与 MGX 机架同时保留自研 Graviton、EFA、Nitro
2026-01SiFive 加入,RISC-V 进入生态—
2026-03-31迈威尔战略合作,提供定制 XPU 与兼容 NVLink 的 scale-up 网络NVIDIA 投资 20 亿美元
2026-08-26NVLink Fusion 扩展至 NVHBM,Annapurna Labs 成为首家内存协作方AWS 子公司
2026-08-31联发科将 NVLink Fusion 作为客户 XPU 设计基础NVIDIA 投资 35 亿美元可转债
2026-09-10d-Matrix 将 Raptor XPU 接入 MGX 机架2026 年底前流片,2027 年四季度供货

AWS 这一条最关键。Trainium4 与 NVIDIA GPU 共用同一机架占位、同一冷却系统、同一配电系统,用 NVLink 6 交换机和 400G 定制 SerDes 互连,Neuron SDK 层面的 API 表面保持一致。这不是一份采购意向,是一条多代合作的起点。

NVHBM 为什么是真正的技术变量​

与生态扩张同步推进的还有内存方案。NVHBM 是 NVIDIA 与主要内存厂商合作的定制 HBM 基底裸片技术,把内存控制器和协议逻辑从加速器裸片搬进 HBM 基底裸片——这是一个结构性决策:加速器裸片上不再需要为内存控制逻辑付出面积。其公开口径是每堆栈带宽提升约 30%、基线 PHY 面积减少约 67%、每堆栈功耗降低约 15%,从而为计算逻辑多腾出约 30% 的裸片面积,端到端 XPU 性能提升约 30%。功耗下降那 15% 在数据中心尺度上的含义被 NVIDIA 换算成:每吉瓦级设施可多部署约 15000 颗 XPU。

另一侧的阵营属于开放标准。UALink 1.0 规范支持最多 1024 颗 GPU、200 GT/s 带宽,AMD、Intel、Broadcom 是主要推动者。据公开报道,UALink 至今尚未有量产硬件出货,而 NVLink 已经在 Blackwell NVL72 机架上规模部署。

以太网阵营同样在推进 scale-up。OCP 的 ESUN(Ethernet for Scale-Up Networking)工作组于 2025 年 10 月由 AMD、Arista、Arm、Broadcom、Cisco、HPE、迈威尔、Meta、微软、NVIDIA、OpenAI、Oracle 十二家公司发起——NVIDIA 一边卖 NVLink,一边在以太网标准组织里保留席位,是个教科书式的对冲。ESUN 1.0 于 2026 年 2 月定稿、3 月发布,参与公司已超过 175 家,其核心是一个 4 字节的 ESUN Header,替代通常 28 到 48 字节的 IP/UDP 头栈。Broadcom 贡献的 SUE 框架按层拆分后,传输层成为 SUE-T,负责 XPU 端点的可靠投递。

必须诚实标注的一点:SUE 文档中 64 颗 XPU、任意两点间最高 9.6 Tb/s、亚 2 微秒往返时延这些数字,是设计目标而非实测结果,不应被当作任何 SU-144 系统的实测属性来引用。

这套打法到底解决了什么​

NVLink Fusion 在技术上并不是新互连——它从第一天起就是 NVLink。变化的是商业模式:NVIDIA 从卖完整芯片和完整系统,叠加了一层授权模式。黄仁勋在 d-Matrix 合作时的表述是「NVLink Fusion 让伙伴能把定制硅片与 NVIDIA 在 NVLink、先进封装、机架级系统和网络技术上的深厚生态集成起来」。

对超大规模云厂商来说,这提供了一条中间路径:可以部署定制件,同时买入 NVIDIA 的机架架构、网络和软件栈。机架成为共享平台这件事有实际意义——数据中心的时间线与硅片迭代的时间线完全不同,取电、设计冷却、建造设施动辄数年,而加速器代际跑得飞快。

现实的分界线也很清楚。最支持开放解读的一个数据点是 Broadcom 至今不在 NVLink Fusion 名单里,而它是定制 ASIC 双雄之一,同时是 Google TPU 十余年来跨越六代的设计伙伴,也与 Meta 和 OpenAI 有合作。如果这些客户的自研芯片最终承受不住必须部署在 NVLink 兼容机架的压力,当前的阵营分界可能松动。但至少截至 2026 年 10 月,这件事还没有发生。

展望​

NVLink Fusion 面对的真正问题不是技术能否工作——AWS 的部署已经回答了这个问题——而是客户会不会在五年后重新评估这个选择。NVIDIA 用资本的介入换取了生态名单的扩张,迈威尔的 20 亿美元、联发科的 35 亿美元、Intel 的 50 亿美元,这些投资的结构化方式让它们很难轻易转向别处。

对采购和架构团队而言,现在值得做的判断只有两个:一是异构机架内的 scale-up 域正在成为规划假设而非未来情景;二是在有明确理由把 NVIDIA 排除在栈之外时,UALink 仍是可信路径。开放标准能否撼动 NVLink,目前还无法断言,但竞争已经从路线之争进入了生态投入之争——而后者比拼的是钱和耐心,不是规格表。

OpenAI 算力版图最新进展:26 吉瓦采购协议、自研 Jalapeño 落地与百亿级融资

· 阅读需 5 分钟
Industry Research Team

截至 2026 年 10 月,OpenAI 的算力采购版图已经扩展到接近 26 吉瓦,其中自研芯片项目在 10 月迎来两个实质性节点:硬件平台选型曝光,融资安排浮出水面。这不再是简单的「买卡」故事,而是一家模型公司在重写自己的算力供应链。

一张吉瓦级采购清单​

OpenAI 在过去一年里先后与三家芯片供应商签下多吉瓦级承诺。2025 年 10 月宣布的博通合作是自研芯片的起点:双方共同开发 10 吉瓦定制 AI 加速器系统,博通负责硅实现与以太网组网,OpenAI 负责架构设计,部署窗口为 2026 年下半年启动、2029 年底完成。几乎同一时间,OpenAI 与 AMD 达成 6 吉瓦 Instinct GPU 协议,首批采用 MI450,并附带最高 1.6 亿股 AMD 股票的认股权证,按容量交付情况分批归属。英伟达方面承诺至少 10 吉瓦系统,并拟按每个吉瓦的实际部署进度逐步投资不超过 1000 亿美元,首个吉瓦计划于 2026 年下半年在 Vera Rubin 平台上线。

供应商承诺规模芯片/平台形态关键条款
英伟达至少 10 吉瓦Vera Rubin 系统拟投资不超过 1000 亿美元,按吉瓦进度释放
博通10 吉瓦OpenAI 自研定制加速器2026 下半年部署,2029 年底完成
AMD6 吉瓦Instinct GPU,首批 MI450含最高 1.6 亿股 AMD 股票认股权证

三份协议加起来接近 26 吉瓦。据公开报道,多家机构把这个体量换算成用电规模——单吉瓦 AI 数据中心的芯片采购成本就可能达到数百亿美元级别,26 吉瓦对应的硬件投入接近万亿美元量级。需要说明的是,其中相当一部分「已承诺容量」是分期交付的框架额度,而非一次性交付的现货。

Jalapeño 主机平台选型曝光​

10 月 4 日披露的一组细节,首次让人看清 OpenAI 自研推理芯片的机架级形态。据报道,这款代号 Jalapeño 的推理 ASIC 放弃了英伟达 Vera Rubin 加速器作为主机平台,改用 AMD EPYC Turin 处理器,每台主机搭载两颗 Turin 级 CPU 与 1.5TB 内存,经八根 PCIe 线缆连接到加速器托盘;相邻机架容纳 128 颗 Jalapeño 芯片,最多可通过 scale-up 网络互联 2048 颗加速器。功耗分配上,主机甲架约 31 千瓦,加速器机架约 130 千瓦,配对合计约 160 千瓦。

这套设计的逻辑是让 CPU 侧承担分词、请求处理、编排调度工作,避免昂贵加速器空转等待。Jalapeño 从设计到流片仅用九个月,博通负责硅实现与网络,Celestica 负责板卡与系统设计。OpenAI 硬件负责人将选择成熟 x86 平台称为务实之举——加速器本身没有 CUDA 那样的生态,软件栈验证容错空间极小,因此主机侧更倾向使用已有大量使用经验的成熟平台。值得注意的是,该项目内部代号为 Nexus,第一代与第二代芯片分别叫 Jalapeño 与 Serrano。

融资:从「买设备」到「买资产」​

10 月 8 日的消息把这条线索补完了。据《华尔街日报》与彭博社报道,博通近几周一直在为 OpenAI 的定制 AI 芯片安排超 500 亿美元融资,已与阿波罗全球管理、黑石集团等私募信贷机构展开早期洽谈,谈判尚处初期,规模可能变化;彭博社同期称早期磋商显示双方可能寻求筹集约 300 亿美元债务,尚未启动正式流程。

这并非孤立事件。博通此前已为 Anthropic 安排大规模债务融资,据报道正为 Anthropic 及其他公司筹集 600 亿美元新 AI 芯片融资,其中 A 类优先担保贷款银团分销函金额达 420 亿美元,黑石牵头 180 亿美元 B 类次级债务,并承诺从旗下基金出资 90 亿美元。甲骨文则与阿波罗、高盛洽谈专门融资,用于为一座 1 吉瓦数据中心采购芯片,结构可能是私人投资者设立表外实体购入芯片再租回给甲骨文,以填补硬件付款与云收入之间的时间缺口。

研判​

算力采购的竞争已经从芯片规格转向融资能力。当芯片厂商能把「交付硬件」和「安排资金」打包成一份方案,它锁定的就不只是订单,而是客户未来数年的路线图依赖。OpenAI 三线并行的策略本质是风险对冲,但代价是资本结构的复杂度同步上升——26 吉瓦的承诺对应的是尚未完全验证的收入能力。

真正的观察点在 2026 年下半年:Jalapeño 能否按期点亮送样、Vera Rubin 首个吉瓦能否如期上线、私募信贷对 AI 算力资产的风险偏好是否延续。这三件事的答案,会决定自研 ASIC 是真的降低成本,还是只是把成本挪到了资产负债表上。

AWS Trainium3 架构解析:Project Rainier 之后的性能跃升

· 阅读需 3 分钟
Industry Research Team

2025 年 12 月 2 日,AWS 在 re:Invent 大会上正式发布 Trainium3。作为 AWS 首款采用台积电 3nm 工艺的 AI 芯片,它承载着亚马逊从"给 Anthropic 建算力"走向"对外开放推理服务"的野心。

单芯片:3nm 与更大更快的内存​

Trainium3 单芯片提供 2.52 PFLOPS 的 FP8 峰值算力,支持 FP32、BF16、MXFP8 以及新增的 MXFP4 等多种精度格式,并强化了结构化稀疏与微缩放硬件支持。内存规格的提升同样显著:HBM3e 容量提升至 144GB(为上一代的 1.5 倍),带宽提升至 4.9 TB/s(提升 1.7 倍)。

架构上,Trainium3 针对密集计算与专家并行做了深度优化,明确面向强化学习、混合专家(MoE)与长上下文推理这些前沿负载。AWS 透露,部署 GPT-OSS 等主流开源模型时,单芯片吞吐量提升约 3 倍,响应延迟缩短至原来的约四分之一。

系统层面:144 颗芯片的 UltraServer 与百万芯片集群​

Trainium3 的系统设计延续了 AWS 一贯的"纵向整合"路线:

系统指标Trainium3 UltraServer相对上一代
芯片数量最多 144 颗—
FP8 总算力362 PFLOPS提升 4.4 倍
HBM3e 总容量20.7 TB—
内存总带宽约 706 TB/s提升约 3.9 倍
能效—提升超过 4 倍

互连是这一代的关键升级:新的 NeuronSwitch-v1 把 UltraServer 内部带宽翻倍,芯片间通信延迟降至 10 微秒以内;通过 EC2 UltraClusters 3.0,最多可扩展至 100 万颗芯片的超级集群,规模为上一代的 10 倍。软件侧,Neuron SDK 原生支持 PyTorch 与 JAX,开发者无需重写代码即可迁移,也可以通过 Neuron Kernel Interface 做底层优化。

Project Rainier 之后的算力版图​

Trainium3 的发布建立在 Trainium2 的成功之上。为 Anthropic 打造的 Project Rainier 项目部署了超过 50 万颗 Trainium2 芯片,是全球最大的自研芯片 AI 集群之一;AWS 披露 Trainium 系列全球部署量已突破 100 万颗,业务规模达数十亿美元,2025 年第三季度增长 150%,且 Trainium2 供不应求。Karakuri、Ricoh 等客户反馈,迁移到 Trainium 后训练与推理成本最高降低 50%。

小结与建议​

Trainium3 展示了自研芯片的正循环:规模部署带来真实负载反馈,反馈驱动架构迭代,迭代再扩大规模。与前代相比,这一代最大的变化是从"服务 Anthropic"走向"服务所有企业"——Amazon Bedrock 已在 Trainium3 上运行生产负载。对于正在评估大模型训练与推理平台的团队,Trainium3 UltraServer 提供了 GPU 集群之外的一个高性价比选项,尤其适合 MoE 与长上下文场景;需要留意的是其软件生态仍以 AWS 工具链为中心,迁移前应充分验证自己的模型与框架组合。

博通与 Marvell:AI 定制 ASIC 双雄的订单之争

· 阅读需 4 分钟
Industry Research Team

英伟达的GPU是"通用答案",而云巨头们心里都藏着一个念头:为自家工作负载量身定做一颗芯片,长期成本更低、能效更高。承接这个念头的,是两家设计服务巨头——博通与Marvell。它们不站聚光灯下,却决定着每一颗定制AI芯片的诞生。

双寡头格局:一份不对称的订单版图​

据多家行业机构测算,博通与Marvell合计占据定制AI ASIC设计服务市场六成以上份额,其中博通一家独占约55%至60%,Marvell约占15%至20%。第三方机构Counterpoint Research预计,到2027年博通仍将以约60%的份额领跑AI服务器计算ASIC设计合作伙伴市场。

两者的差距主要体现在收入体量上。据公开披露与行业估算,博通2025财年AI相关收入约200亿美元,同比增长65%,2026年预计迈向250亿美元;Marvell同期AI收入约39亿美元,目标超过50亿美元。博通的AI收入大约是Marvell的4到5倍。

维度博通Marvell
AI ASIC市场份额约60%约15%至20%
2025财年AI收入约200亿美元约39亿美元
核心客户谷歌、Meta、OpenAI、字节亚马逊、微软、谷歌
标志项目谷歌TPU全系、OpenAI十吉瓦Trainium、Maia 2026量产
收入目标2026年约250亿美元2028年70至80亿美元

博通:深度绑定式的碾压​

博通的霸权建立在与谷歌长达十年的深度绑定之上:从第一代TPU开始,博通全程参与设计与制造,双方合作已推进至3纳米工艺的第六代TPU。据公开报道,2023年谷歌在TPU相关合作上向博通支付约35亿美元,2024年翻倍至约70亿美元,第七代TPU的供应合同也已提前锁定。除谷歌外,Meta的MTIA、字节的自研芯片均出自博通之手;2025年博通更与OpenAI启动了10吉瓦级定制加速器项目,整套系统依托博通的以太网方案扩展集群。

博通的护城河不止于设计能力:业界最全的高速SerDes IP、HBM控制器IP与先进封装经验,构成定制芯片的"标准零件库";"定制加速器加高速互连"的组合拳让客户难以拆分采购。这种模式不承担库存风险、不赌制程迭代,是典型的卖铲子生意。

Marvell:差异化补位的追赶者​

Marvell的策略是不与博通正面硬刚,走差异化路线。它给亚马逊量产Trainium训练芯片(据行业报道占AWS自研ASIC出货量的绝大部分),拿下微软Maia芯片2026年的量产订单,同时为谷歌代工Axion ARM CPU——与博通的TPU业务形成互补而非对撞。2026财年第一财季,Marvell数据中心收入14.41亿美元,同比增长76%,占总营收76%,几乎全部由AI定制芯片大规模出货驱动。

技术上,Marvell在数据中心互连与光电共封装领域积累深厚,其定制的112G SerDes与Die-to-Die互连技术在能效与互联带宽上形成差异化卖点,公司也据此定下2028年AI收入冲刺70至80亿美元的目标。

研判:双雄之外,第三势力已在敲门​

这场双雄之争并非终局。联发科已切入谷歌第八代TPU的I/O Die设计,预计2026年第四季度开始贡献营收,其管理层公开表示有信心在2026年实现超过10亿美元的数据中心ASIC营收——SerDes技术正是它敲开大门的钥匙。对博通而言,谷歌分散供应商的意愿是最大的长期变量;对Marvell而言,能否把亚马逊、微软之外的第四、第五个大客户装进管道,决定它能否真正缩小与博通的量级差距。ASIC战争的本质是信任战争:云厂商每多押一家设计伙伴,都是在为供应链的议价权与冗余度下注。