AI Compute Cards Wiki Editorial

2025 年初，英伟达 CEO 说实用量子计算机还要十几年，量子股应声大跌；十个月后，谷歌在 Willow 芯片上跑出首个可验证的量子优势，同一位 CEO 公开承认判断有误。量子计算到底是 AI 的救世主还是永远的十年之约？把进展和边界分开看，答案才清晰。

真实进展：纠错跨过阈值线​

2024 年底，谷歌 105 量子比特的 Willow 芯片完成了一件三十年没人做到的事：逻辑量子比特的编码规模扩大时，错误率不升反降，指数级压制——这证明量子纠错在工程上真正可行，被业界称为"量子计算的 Transformer 时刻"。2025 年 10 月，谷歌在同一颗芯片上运行量子回声算法，拿到首个可验证的量子优势结果，据公开报道比传统超算快一万三千倍，且结果可在另一台量子计算机上复现。IBM 推出 120 量子比特的 Nighthawk，离子阱阵营 Quantinuum 把双比特门保真度推到 99.92%；英伟达则推出 CUDA-Q 与 NVQLink，把 QPU 定位成超算旁边的异构加速单元。

边界：它不会训练你的大模型​

必须泼一盆冷水：量子计算与 LLM 训练的优势域几乎不重叠。大模型的核心是大规模矩阵乘法，这正是 GPU 被设计出来的问题；量子计算机的优势在于指数级状态空间，即分子模拟、组合优化这类任务。谷歌的研究人员自己也承认，现阶段量子算法能处理的分子还在传统算力范围之内。至于"量子神经网络取代深度学习"，据公开的学界共识，本十年内不会发生。破解主流密码学所需的物理比特数比现有最好机器多四个数量级，但"先窃取、后解密"的威胁已经真实存在——NIST 已在 2024 年标准化三套后量子密码算法，头部厂商开始在生产环境部署混合抗量子方案。

真正的落地图景是混合模式：GPU 集群负责数据预处理、神经网络与任务编排，把其中狭窄的模拟或优化内核卸载给 QPU。英伟达押注的正是这个位置——每一台做量子模拟与混合计算的机器，都离不开 GPU。

对 AI 基础设施团队的启示​

现阶段合理的动作不是"采购量子计算机"，而是三件具体的事。第一，密码学盘点：梳理所有依赖 RSA、ECDSA 的系统与长期敏感数据，制定后量子迁移计划，这是当下唯一有时间压力的量子议题。第二，小成本建立认知：通过云平台按小时租用量子处理器，让两三名工程师跑通混合编程框架，判断自家业务里有没有值得试验的优化或模拟问题。第三，路线观察：超导阵营赌规模，离子阱阵营赌保真度，技术路线尚未收敛，任何重资产投入都为时过早。

写在最后​

量子计算与 AI 的关系，更准确的比喻是"邻居"而非"替代者"：它们共享机房、共享混合调度栈、共享人才，但各管各的优势域。对基础设施工程师，2026 年的正确姿势是保持关注、小步验证、把后量子迁移提上日程；对投资人，警惕把"可验证优势"讲成"商业可用"的故事。远水解不了近渴，但浇灌的方向值得知道。

当训练集群规模迈过千卡、冲向万卡，网络布线就不再是"把线插上"那么简单。Rail-optimized（轨道优化）拓扑是当今几乎所有大规模 GPU 集群的标准答案——DGX SuperPOD、各大云厂商的 H100 与 B200 集群都在使用。本文从工程视角拆解它的原理、布线纪律与运维要点。

为什么需要 Rail-optimized​

现代分布式训练的通信模式高度规律：数据并行场景下，每个节点的 GPU0 与其他所有节点的 GPU0 通信最频繁，梯度 AllReduce 的主要流量就发生在这种"同位号"GPU 之间。Rail-optimized 的思路是顺着这个模式布线：一台 8 卡服务器有 8 张网卡，GPU0 的网卡统一接入 Rail 0 叶子交换机，GPU1 接入 Rail 1，以此类推。这样同轨通信只经过一层叶子交换机，只有跨轨流量才需要上脊层，跳数与拥塞都显著降低。

对比传统的"随机上联"布线，Rail-optimized 把物理拓扑与集合通信模式对齐，NCCL 等通信库可以据此选择最优路径。据公开报道，在万卡规模下，布线方式对有效通信带宽的影响可以达到两位数百分比，一根错误的跳线就足以拖慢整个训练作业。

一个典型的部署单元​

以业界常见的参考架构为例，最小部署单元（Scalable Unit，SU）通常由 32 台 8 卡服务器组成，共 256 卡，配 8 组 Rail 叶子交换机；多个 SU 通过脊层汇聚，两级架构可平滑扩展到 4096 卡以上，三层结构则可支撑数万卡。Ethernet 路线的代表是 NVIDIA Spectrum-X 平台：Spectrum-4 交换机单端口 800G，配合 BlueField-3 SuperNIC、逐包自适应路由与硬件拥塞控制；InfiniBand 阵营同样采用 rail 思路组织 Fabric。

值得关注的新趋势是多平面设计：在最新的 NVL72 级别企业参考架构中，每块 800G 网卡被拆分为两条 400G 链路，分别接入两个独立的网络平面。每个平面各由 4 台叶子交换机负责同一 GPU 位号的轨，两个平面互为冗余，单一平面故障时集群仍能继续训练。这种"拓扑并行化"正在成为十万卡级别机房的主流选择。

布线纪律：运维最容易踩的坑​

Rail-optimized 对施工的容错率极低。GPU3 的网卡若被误接到 Rail 5 交换机，链路照样能通，ping 与带宽抽测都看不出异常，但一旦跑起大规模 AllReduce，通信性能立刻劣化。工程上必须做到三点：

• 交付验收时逐链路核对竣工图（as-built），用带外管理工具确认每个端口对应的 GPU 位号与 Rail 编号，形成逐端口验证记录；
• 更换线缆或光模块后执行通信回归测试，重点验证跨节点同轨带宽与 AllReduce 基线；
• 把布线拓扑录入 CMDB，与 NCCL 的拓扑探测结果交叉校验，任何变更走双人复核。

此外，"同轨流量只过一层叶子"也意味着叶子交换机成为关键故障域：每组 Rail 应至少保留上联冗余，核心训练集群建议直接参考双平面设计，把容错做进拓扑而不是靠事后补救。

写在最后​

对正在规划千卡以上集群的团队，我们建议：第一，网络设计先行，Rail 拓扑、SU 划分与机柜布局要在服务器下单前锁定，避免交付期被动返工；第二，把布线验收当成与硬件点检同级的交付里程碑，逐端口记录、责任到人；第三，运维侧建立"布线变更双人复核加通信性能回归"的标准流程；第四，交换机选型预留端口余量，为后续扩容留出空间，避免为加几台机器而全机房重新跳线。万卡集群的很多故障，其实在建机房那天就已经埋下。

训练和推理抢卡、分布式作业因部分调度而死锁、GPU 利用率常年趴在低位——这些问题的根源往往是调度层设计。Ray 与 Kubernetes 生态各自给出了一套答案，关键是怎么组合。

两条路线的心智模型​

路线一：Ray 为中心。 把 Ray 当作计算编排层，Kubernetes 只负责运行 Ray Pod。KubeRay Operator 管理 RayCluster、RayJob、RayService 三类资源，Ray 自动伸缩器根据任务与 actor 的资源需求增删 worker 组。优点是 Python 世界的体验极好，任务级弹性、异构资源混用（不同代次 GPU 混部）都是内置能力；代价是调度决策发生在集群之外，Kubernetes 只看到结果。

路线二：Kubernetes 为中心。 用批调度器直接管理 GPU 作业，代表性组件是 Volcano 与 Kueue。Volcano 提供 Gang 调度、队列公平共享、抢占与网络拓扑感知调度；Kueue 做作业准入控制，排队等资源到位再放行。Ray 作业同样能被纳管：KubeRay 从早期版本就集成 Volcano 解决分布式训练的资源死锁，2025 年发布的 Volcano v1.13 进一步支持直接用原生 Volcano Job 创建和管理 Ray 集群。

能力对比​

实践中的组合形态​

最常见的生产形态是"KubeRay 加批调度器"：RayCluster 的 Pod 标注调度器与队列，Gang 调度保证多机训练作业要么全起要么不起；启用了自动伸缩的集群按 minReplicas 做 Gang 约束，兼顾弹性与死锁防护。大型团队还会叠 NVIDIA KAI Scheduler，让在线推理在算力紧张时抢占离线训练。工程细节上，KubeRay 在大规模集群下要调大 reconcile 并发与客户端 QPS，社区压测显示默认并发配置扩容上万个 Pod 会明显变慢。Volcano 的基于节点标签的 HyperNode 自动发现功能则把"机架到交换机到节点"的拓扑维护简化为打标签，对要求亲和性调度的 IB 集群很实用。

实操建议​

纯 Python 研发团队、任务粒度碎、需要异构混部的场景，以 Ray 为中心最省心；作业规模大、需要队列治理与多团队配额的平台团队，以 Volcano 或 Kueue 为骨架、Ray 作为负载接入。两条路线不冲突，先想清楚"谁拥有资源审批权"这个组织问题，技术选型自然清晰。

当数据中心 GPU 被出口管制和 SXM 生态层层包裹时，一张 96GB 显存、走标准 PCIe 的 Blackwell 专业卡，成了许多团队拿到最新架构的现实路径。RTX PRO 6000 不是缩小版 H100，它有自己的生态位。

规格：把数据中心架构装进双槽卡​

RTX PRO 6000 基于 GB202 大核心，搭载第五代 Tensor Core，完整支持 FP4/FP8 低精度推理，这是它区别于上一代 Ada 专业卡的本质跃升。96GB GDDR7 ECC 显存、512-bit 位宽、1.79TB/s 带宽，让它成为显存容量最大的单插槽 PCIe GPU 之一。

两个版本需要分清：工作站版面向桌面塔式机箱，双槽双风扇，600W，配 DisplayPort 2.1 可接 8K 显示器；服务器版（Server Edition）面向数据中心风冷或液冷机箱，去掉显示输出，专为高密度部署调校。另据公开报道，MSRP 约 9,999 美元，相比 H100 时期动辄二十几万的整机门槛，单卡可负担性显著改善。

能干什么：从本地 70B 到渲染农场​

显存是这张卡的灵魂。96GB 意味着单卡可跑 70B 级模型 Q4 量化并留足 KV Cache 余量，34B 级模型可 FP16 全精度运行；四卡组网（PCIe 点对点）可容纳 Q4 量化的千亿级模型。对 Agent 开发者、数据科学团队和小型 AI 工作室，这意味着把微调与推理搬回本地、摆脱云端计费的第一块拼图。

它的短板同样清晰。GDDR7 带宽 1.79TB/s，明显低于 HBM 系的 3.35TB/s 至 4.8TB/s，decode 速度（每秒 token 数）受此制约；没有 NVLink，多卡扩展只能走 PCIe，不适合大规模张量并行训练。一句话概括能力边界：单卡大模型推理与小规模微调是甜点，分布式训练不是它的战场。

与 H100/H200 怎么选​

如果预算覆盖 HGX H200 且需要多卡并行训练，服务器平台仍不可替代。但如果需求是"一两张卡、本地推理、兼顾图形"，RTX PRO 6000 的单位显存价格优势明显：96GB 显存约为 H100 80GB 的 1.2 倍，而价格通常只有后者的几分之一。它还有 H100 没有的完整图形栈——同一个团队白天做渲染、晚上跑推理，一张卡通吃。出口管制语境下，其消费级产线的可获得性也是许多团队的现实考量。

小结​

RTX PRO 6000 Blackwell 的定位是"工作站里的数据中心 GPU"：把 Blackwell 的 FP4 算力与 96GB 显存带给不拥有机柜的团队。它用带宽和互联换来了价格与部署便利性——只要你的负载是单卡可解的推理、微调与图形，它就是当前桌面 AI 算力的天花板。

RTX Spark 笔记本的首发潮终于来了。微软与联想相继公布旗舰级 AI PC：一款把矛头直接对准 MacBook Pro，一款则用128GB 统一内存和1 PFLOP FP4 算力重新定义 Windows 阵营的端侧 AI 上限。这批产品背后，是一段长达三年的等待史。

LLM 推理从来不是一种负载，而是两种。Rubin CPX 的出现，是 NVIDIA 第一次在芯片层面把这两种负载拆开：prefill 交给一颗便宜的 GDDR7 芯片，decode 交给昂贵的 HBM 芯片。这是自 RTX 以来 NVIDIA 对 GPU 品类最激进的一次扩容。

为什么 prefill 值得一颗专用芯片​

LLM 推理分两个阶段。上下文阶段（prefill）读入整段提示词并构建 KV Cache，是算力密集型；生成阶段（decode）逐 token 出字，瓶颈在显存带宽。过去两种负载共享同一种 GPU，结果是为了 decode 的带宽为 prefill 买了昂贵的 HBM，而 prefill 本可以跑在便宜得多的存储介质上。

GDDR7 带宽远低于 HBM，但对瓶颈在算力的 prefill 而言是可接受的取舍，换来的是更低的每 GB 成本和免硅中介层的标准封装。芯片还内置了硬件注意力加速与视频编解码引擎——处理一小时视频可能需要百万 token 量级的上下文，Cursor、Runway、Magic 等公司在发布时即表态探索将其用于代码库级理解与长视频生成。

系统层面，Vera Rubin NVL144 CPX 机柜集成 144 颗 Rubin CPX、144 颗标准 Rubin GPU 与 36 颗 Vera CPU，合计 8 EFLOPS NVFP4、100TB 快速内存、1.7PB/s 内存带宽，官方称 AI 算力较 GB300 NVL72 高 7.5 倍。144 颗 CPX 负责 prefill，144 颗 Rubin 负责 decode，NVIDIA Dynamo 推理平台在两个池之间调度 KV Cache 的传递。

2026 年的现实：延期、缺席与 HBM4 传闻​

差异化设计的故事在 2026 年出现了转折。按原计划，Rubin CPX 应于 2026 年底出货，但 2026 年 3 月的 GTC 主题演讲上它并未出现——NVIDIA 当场展示的是用于低延迟解码的 Groq 3 LPX 机架，据 Tom's Hardware 报道，NVIDIA 高管在问答中确认 CPX 被调整让路于 LPU 解码路线。

对采购者的含义很直接：不要围绕 CPX 做部署规划。但它背后的 disaggregated serving 架构——prefill 池与 decode 池分离、跨池传递 KV Cache——是成熟且已经落地的模式，今天的推理引擎与 GPU 租赁就能实践。CPX 若最终以 HBM4 形态归来，说明市场对"专用 prefill 硅片"的定价尚未收敛；若长期缺席，则证明混合负载仍将由通用 GPU 一肩挑。

小结​

Rubin CPX 的价值一半在硬件，一半在范式：它把"推理是两种负载"写进了产品线，逼迫整个行业认真核算 prefill 的成本占比。单 Die 加 GDDR7 的设计逻辑——用便宜的介质喂饱算力密集的段——未来大概率以某种形态回归。2026 年底的现在，把它当作路线图上值得追踪的节点，而不是采购清单上的选项。

2026 年 3 月 17 日的 GTC 大会上，NVIDIA 正式发布了 Rubin R200——这颗基于 3nm 制程、集成 3360 亿晶体管的 AI GPU，用 2.75 倍显存带宽和 5 倍 FP4 推理算力，完成了对 Blackwell 的一次教科书式代际跨越。本文依据站内芯片数据库数据，结合 MLPerf Inference v6.1 实测结果，拆解这颗芯片的技术细节与系统级打法。

核心规格总览​

据站内芯片数据库，Rubin R200 的完整规格如下：

单看数字，Rubin R200 的 TDP 达到 1800-2300W，是 B200（1000W）的近两倍——功耗墙的持续抬升，正是当代 AI 芯片竞争的缩影：算力提升越来越依赖"堆晶体管 + 堆显存 + 堆带宽"的三重奏。

MCM 设计：2+2+8 的多芯片方程式​

Rubin R200 没有走"单颗巨 die"的路线，而是采用多芯片模块（MCM）设计，核心包含三部分：

• 2 颗计算 die：GPU 核心本体，采用台积电 3nm N3P 工艺；
• 2 颗 I/O die：负责 HBM 控制器与 NVLink 物理层，采用成本更低的 N5B 工艺；
• 8 颗 HBM4 显存堆栈：提供 288GB 总容量。

这种"计算与 I/O 分离"的设计是 HBM4 时代的必然选择。HBM4 的接口宽度翻倍到每堆栈 2048bit，如果继续让 3nm 计算 die 直接挂载 HBM 控制器，die 面积将被大量 I/O 逻辑占据，成本失控。把 HBM 控制器和 NVLink PHY 下放到 N5B 工艺的 I/O die，既保护了最昂贵的 3nm 面积，又让存储互联部分可以独立迭代——这也是 AMD 在 MI400 系列上殊途同归的工程共识。

第三代 Transformer Engine​

Rubin 架构的第三代 Transformer Engine 支持硬件级自适应精度压缩，不需要重写模型代码即可在 FP4/FP6/FP8/FP16/BF16/TF32/FP32/FP64 之间动态切换。对用户而言，这意味着 FP4 量化不再是"敢不敢用"的权衡，而是训练与推理管线的默认状态。

HBM4：接口翻倍如何换来 2.8 倍带宽​

显存是这代产品最戏剧性的升级点。据站内芯片数据库的对比数据：

HBM4 将单堆栈接口从 HBM3e 的 1024bit 翻倍到 2048bit，引脚速率提升至 10.8 GT/pin 左右。两个因素相乘，让单堆栈带宽突破 2.7 TB/s 量级——8 个堆栈聚合后达到 22 TB/s，相比 B200 的 8 TB/s 实现 2.75 倍提升。相比 B300 Ultra（288GB HBM3e、8 TB/s 带宽），容量持平但带宽提升 2.75 倍；而对比 B200 的 FP4 算力是 5 倍，对比 FP4 sparse 口径的 B300 Ultra 则约 3.3 倍。

值得注意的是 HBM4 的供货格局：三星、SK 海力士、美光三家多源供货，其中 SK 海力士 12 层 HBM4（36GB/堆栈、2.8 TB/s/堆栈、11 Gbps）已于 2026 年 7 月启动量产出货。多源策略显著降低了 NVIDIA 在 HBM4 时代的供应链风险。

NVLink 6 与 Vera Rubin NVL72​

单 GPU 的 NVLink 6 互联带宽达到 3.6 TB/s（双向），是上一代 1.8 TB/s 的整整两倍。在一个 NVL72 机柜内，72 颗 Rubin R200 与 36 颗 Vera CPU 全互联，机柜总 NVLink 带宽达 260 TB/s。

Vera Rubin NVL72 的机柜级规格（据站内芯片数据库）：

• 总算力：FP4 约 3.6 EFLOPS
• 总显存：20.7 TB HBM4
• 总带宽：1.58 PB/s
• TDP：约 180kW（必须全液冷）
• 定价：350-400 万美元

规划中的 Vera Rubin NVL144 将把 144 颗 Rubin R200 装进一个互联域，FP4 总算力约 7.2 EFLOPS，NVIDIA 宣称大模型推理成本可降至 Blackwell 平台的 1/10。

MLPerf 实测：99% 扩展效率意味着什么​

2026 年 9 月 16 日，Rubin R200 在 MLPerf Inference v6.1 上完成首秀：

99% 的 288 卡扩展效率是比峰值算力更有说服力的指标——它意味着 NVLink 6 与系统软件栈在跨机柜扩展时几乎没有"漏水"，集群规模翻倍时吞吐也近乎线性翻倍。对于按 token 计价的推理业务，NVIDIA 宣称 Rubin 平台的推理 token 成本最高可降 10 倍。

量产节奏与客户版图​

• CES 2026：NVIDIA 宣布 Vera Rubin NVL72 进入全面投产，H2 2026 出货；
• 首批客户：AWS 与微软率先确认；站内芯片数据库同时记录 CoreWeave、Google Cloud、Microsoft Azure、Oracle Cloud 的 NVL72 机柜已交付并扩大部署；
• OpenAI 合作：NVIDIA 计划与 OpenAI 合建的首个 1GW 数据中心将于 2026 H2 通过 Rubin 平台交付；
• 自建机房用户：2027 年第一季度可采购。

"七芯片堆栈"：R200 只是一部分​

理解 Rubin R200，不能只看这颗 GPU。Vera Rubin 平台的完整组成是七颗芯片：Vera CPU + Rubin GPU + NVLink 6 交换机 + ConnectX-9 SuperNIC + BlueField-4 DPU + Spectrum-6 以太网交换机 + Groq 3 LPX（专为智能体解码阶段设计的低延迟推理加速器）。

这套组合拳的逻辑很清晰：训练吃算力，推理吃带宽与延迟，而不同环节由不同架构的芯片承担，整体效率最高。GPU 负责训练与 prefill，Groq 3 LPX 负责智能体 decode 阶段的低延迟输出，网络芯片保证 72 乃至 576 卡像一个 GPU 一样工作。竞争对手要在单点芯片上追平 R200 的规格或许可行，但要复制整套系统，难度完全不在一个量级。

小结​

Rubin R200 是一次典型的"系统级代际跨越"：3360 亿晶体管和 50 PFLOPS FP4 是显性的规格领先，而 MCM 封装、HBM4 多源供货、NVLink 6 的 99% 扩展效率，以及七芯片堆栈的完整生态，才是 350-400 万美元机柜定价背后的真正护城河。H2 2026 大规模出货后，AI 算力市场的竞争焦点将进一步从"单芯片跑分"转向"每 token 成本"——这正是 Rubin 平台设计之初就瞄准的战场。

当 Rubin R200 还在陆续爬坡之际，NVIDIA 的下一个两年已经被写进路线图：2027 H2 的 Rubin Ultra 与 2028 年的 Feynman。但与以往"官宣即定型"不同，Rubin Ultra 在 2026 年经历了一次罕见的架构大改——原版 4 芯片设计被取消。本文依据站内芯片数据库与行业路线图口径，拆解这次调整背后的工程与商业逻辑。

Rubin Ultra（V300）：从官宣到修订​

Rubin Ultra 在 GTC 2026（2026-03-17）与 Rubin R200 一同公布，定位超大规模训练/推理的顶端产品。据站内芯片数据库，其原版设计规格如下：

原版 NVL144 机柜配置为 144 颗 Rubin Ultra GPU + 72 颗 Vera CPU，总显存 82.9 TB HBM4e，FP4 总算力推测约 14 EFLOPS，TDP 推测约 360kW——是 Vera Rubin NVL72（约 180kW）的整整一倍。

关键调整：4 芯片设计取消​

2026 年最重要的路线图变化，是据 SemiAnalysis 报道，原版 4 芯片 Rubin Ultra 设计因封装制造难度被取消，新版规模缩减约一半、性能相应减半，仅保留 2 芯片版本——规模扩展能力弱于原设计。站内芯片数据库也明确记录了这一调整。

与之相伴的是显存减配传闻：2026 年 9 月，SemiAnalysis 与科创板日报报道 Rubin Ultra 的 HBM 配置拟从 HBM4E 12-Hi（384GB 档）下调至 HBM4 8-Hi（192GB），三星配合开发 8 层产品。动因是 HBM/DRAM 涨价后内存已占整机 TCO 约 40%，减配后 HBM 成本可降超 50%；省下的预算转向 Scale-up 纵向扩展网络——以 NVL576 NPO 方案测算，Scale-up 网络占机架支出比例将从 4% 升至 12%。TrendForce 显示 NVIDIA 自 2026 Q3 起并行评估 HBM4E 8-Hi、HBM4E 12-Hi、HBM4 8-Hi 多套方案。

行业路线图口径：VR300 NVL576 与 Feynman​

行业路线图汇总口径（Thunder Compute，2026-10）给出了另一个观察视角，需注意与 GTC 2026 原版公布信息存在差异，最终以官方为准：

这个口径下的 VR300 与站内数据库记录的原版 NVL144（576GB HBM4e/GPU）明显不同：单卡显存更高（1TB）、机柜规模更大（NVL576）、单机架功耗推高到约 600kW。两条信息线的分歧恰恰说明 Rubin Ultra 仍处于架构修订期，唯一确定的是方向——显存继续翻倍、机柜规模继续翻倍、功耗继续飙升。

一年一代：与客户 capex 的绑定节奏​

从 Hopper（2022）到 Blackwell（2024）再到 Rubin（2026），NVIDIA 已把旗舰产品节奏锁定为两年一代；而在同一代际内部，GB200→GB300 的中期升级又把"可买的最新品"刷新周期压缩到约一年。这种节奏对客户 capex 形成了强绑定：

• 锁定采购：超大规模云厂商若想保持算力性价比领先，必须按 NVIDIA 的节奏滚动下单，否则两年后单位算力成本被拉开数倍；
• 规划反推：Rubin Ultra 的 2027 H2 时间点，意味着客户 2026 年就要锁定机位、电力与液冷改造——约 600kW/机架的功耗口径直接改写数据中心设计规范；
• 竞争挤压：AMD Helios II/MI500 同样瞄准 2027 年窗口，NVIDIA 把 Rubin Ultra 顶在 2027 H2，本质上是在客户年度预算分配前抢先占位。

HBM4e 供给与功耗：砍半的真实原因​

Rubin Ultra"砍半"并非技术退缩，而是三重现实约束的交汇：

1. 封装良率：4 颗计算 die 的 MCM 封装对 CoWoS-L 工艺的良率要求过高，量产风险不可控；
2. HBM 成本：内存占 TCO 40% 的现实下，576GB→192GB 档的减配能省下过半 HBM 预算；
3. 功耗墙：原版 360kW 乃至行业口径 600kW 的机架功耗，正在逼近现有液冷基础设施与供电改造的承受极限。

省下的预算被重新分配给 Scale-up 网络——这透露出 NVIDIA 的判断：下一代旗舰的瓶颈不在单卡 FLOPS，而在机柜内纵向扩展的互联效率。光互联（NPO）进入 Scale-up 网络，就是这个判断的落地。

Feynman：2028 的悬念与命名暗示​

Feynman 目标 2028 年，目前规格完全未公布（preliminary/未确认）。但命名本身已传递信息——继以物理学家命名的传统（Fermi、Maxwell、Volta），Feynman（理查德·费曼）指向的是量子电动力学与路径积分的缔造者。行业普遍猜测其架构方向可能包括：更激进的近存计算、光子互联的规模化引入，以及面向 agentic AI 负载的原生优化。考虑到 NVIDIA 2026 年收购 Groq 后已在 LPU 架构上积累经验，Feynman 完全可能首次把"训练芯片"与"推理加速器"在架构层面统一调度。

不过需要冷静看待：NVIDIA 的公开路线图历来在临近发布时大幅修订，Feynman 的最终形态大概率与今天的任何猜测都不同。

与 AMD Helios II/MI500 的时间赛跑​

2027 年的正面交锋已经排定：AMD 的 Helios II 机架与 MI500 系列瞄准同一时间窗口。AMD 的打法是开放生态（UALink、开放 HBM4/4e 规格）+ 激进显存（延续 MI400 432GB HBM4 的堆料路线），而 NVIDIA 则以 NVLink 域规模与 CUDA 软件栈守正。Rubin Ultra 的架构修订，某种意义上正是对 AMD 显存策略的回应——当单卡显存竞争的成本效益递减时，把预算转向 Scale-up 网络与系统效率是更聪明的花法。

小结​

NVIDIA 2027-2028 路线图的核心叙事是"从堆规格到堆系统"：Rubin Ultra 取消 4 芯片设计、显存减配、预算转向 Scale-up 光互联，是 HBM4e 供给与功耗现实下的理性选择；行业口径中 2027 H2 的 VR300 NVL576 与 2028 年的 Feynman，则勾勒出机架功耗迈向 600kW、架构走向异构统一的下一幕。对采购方而言，最重要的不是记住这些规格数字，而是理解一年一代节奏下"早买早享受、晚买享折扣"的 capex 决策模型正在失效——不跟上节奏，两年后的单位算力成本差距将大到无法用预算延迟来弥补。

当整个行业在"堆算力"上内卷时，SambaNova 选择回答另一个问题：推理效率取决于喂饱计算单元的能力，而不只是计算单元本身。

RDU：可重构数据流架构​

SN40L 的核心是可重构数据流单元（Reconfigurable Dataflow Unit，RDU）。它没有采用传统的"CPU 式取指执行"或"GPU 式 SIMT"，而是把计算组织成可编程的数据流图：每个 RDU 插槽包含 1040 个模式计算单元（PCU）与 1040 个模式内存单元（PMU），通过可编程的数据流网络互连。

芯片采用台积电 5nm 工艺与 2.5D CoWoS 封装，集成两个 RDU 计算裸片，单插槽峰值算力为 638 TFLOPS（BF16），片上聚合内存带宽达数百 TB/s 量级。这种架构最大的价值在于算子融合：编译器可以把数百个复杂操作合并为一次内核调用，把中间结果留在片上。以论文中给出的 Monarch FFT 为例，未融合时算术强度为每字节约 39.5 次操作，完全空间融合后提升至约 410 次——外部访存需求大幅下降。

三层内存：SRAM、HBM、DDR 各司其职​

SN40L 最具辨识度的设计是三层内存体系：

这个设计的巧思在于容量与成本的平衡：HBM 贵而小，DDR 便宜而大。模型从 DDR 加载到 HBM 的速度超过 1 TB/s，因此一套 16 芯片的 SambaRack 拥有 24TB DDR，可以在单系统中驻留 DeepSeek-R1 671B 这样的大模型，也能同时服务大量小模型。SambaNova 披露，在混合专家推理部署中，SN40L 相比 DGX H100 端到端提速 3.7 倍，模型切换时间提升 15 至 31 倍，机房占地最多缩减 19 倍；整rack采用风冷，功耗约 10kW，远低于晶圆级方案的 23kW 水冷系统。

企业推理的差异化路线​

SambaNova 与 Cerebras、Groq 的公开对比揭示了路线差异：Cerebras 擅长单用户极致 token 速度，但 SambaNova 指出其每片 LPU 仅约 230MB SRAM、无片外内存，服务 70B 模型需要数百颗芯片；而 SN40L 用 16 颗芯片即可完成同类部署。换句话说，SambaNova 押注的是"多用户、多模型、企业级"的推理经济学，而非单点跑分。

据公开报道，2026 年 2 月 SambaNova 发布了下一代 SN50 芯片，宣称面向智能体 AI 工作负载提供 3.2 PFLOPS FP8 算力，三层内存可支持高达 10 万亿参数模型，软银成为首个客户，公司同期完成超过 3.5 亿美元融资，并宣布与 Intel 展开多年期软硬件协同合作。

小结与建议​

SN40L 的启示在于：推理时代的竞争正在从峰值算力转向"单位 token 的系统经济学"。如果你的业务是多租户、多模型的企业 AI 平台，或需要频繁切换模型、在私有环境部署超大模型，三层内存架构提供了 GPU 集群难以复制的容量弹性；如果追求单用户最低延迟，晶圆级与 LPU 路线可能更合适。选型的关键，是先弄清自己的负载形状。

在AI存储这条赛道上，落后一年半的代价是什么？三星用亲身经历给出答案：丢失整个Blackwell世代的主供资格，市值与声誉双重承压，高管公开道歉。但反转来得也快——凭借率先出货HBM4，三星在2026年完成了一场教科书级的追赶。

失位：一个认证延误引发的连锁反应​

故事的开端是2024年的HBM3E认证折戟。由于良率与可靠性问题迟迟无法通过英伟达验证，三星错过了H100、H200乃至Blackwell系列最肥美的出货窗口，HBM市场份额在2025年第二季度一度跌至17%的低点（据行业研究机构估算）。期间公司更换了芯片业务负责人，管理层罕见地为AI存储业务的延误公开致歉。

这段时间里，三星只能转向AMD等对认证要求相对宽松的客户出货HBM3E，同时在后台持续打磨工艺。对一家DRAM市占率全球第一的公司而言，这种"二线身份"的刺痛感可想而知——HBM是AI加速器物料清单中占比接近一半的成本项，缺席一个产品世代意味着数百亿美元级别的收入让渡。

反扑：1c DRAM 加自研基底的技术豪赌​

三星的反扑建立在两步棋上。第一步是HBM3E的补票：2025年9月，其12层HBM3E历时约18个月终于通过英伟达测试，瞄准B300等加速器，第三季度开始出货。第二步才是真正的翻盘手——HBM4。三星采用第六代1c DRAM搭配自家4纳米逻辑基底die，成为三巨头中唯一能自产先进逻辑基底的厂商（SK海力士的基底需台积电代工），在集成度与成本结构上握有独特筹码。据报道，其HBM4在英伟达认证中以11.7Gbps的引脚速率超过10Gbps的要求，且无需重新设计即通过双档位认证。

产能层面同样激进：三星计划2026年底前将1c DRAM月产能提升至约15万片，并将全年HBM总产量提升至2025年的三倍以上，其中过半为HBM4。据行业报道，其HBM4良率已从约60%爬升至接近80%。市占率数据印证了反扑成效：Counterpoint估算显示，2026年第一季度三星份额21%，第二季度已升至33%，同期SK海力士为50%，美光18%。

下一步：Rubin 配额与星门赌注​

不过追赶战远未结束。据多家机构预测，在英伟达Vera Rubin平台的HBM4配额中，SK海力士预计拿下约七成，三星初始份额在两成到两成半之间——技术上限仍是约束，产能已不是瓶颈。三星更大的赌注押在生态位上：2025年10月与OpenAI签署星门计划战略存储合作意向，OpenAI的存储需求据估计最高可达每月90万片DRAM晶圆，接近全球DRAM产能的四成。

研判：追赶的终点是"跟随定价权"​

三星这场追赶战的最大启示在于：HBM竞争的本质不是产能竞赛，而是认证与良率的信任竞赛。三星已经证明自己能重新登上牌桌，但要从"跟随者"变成"定价者"，还需在11Gbps档位的良率上追平SK海力士，并在HBM4E定制化世代拿到属于自己的旗舰客户。未来两年，HBM市场大概率维持SK海力士领先、三星紧咬、美光卡位的寡头格局——而对整个AI产业来说，三强咬得越紧，加速器厂商的议价空间就越大。