AI Compute Cards Wiki Editorial

按照IT行业的老经验，服务器硬件三年折旧归零。但H100正在改写这条铁律：机龄一年半到两年半的二手卡仍能保住原价的四分之三以上，2026年甚至出现了挂牌交易的机构化二手市场。AI芯片为何成了科技史上罕见的"硬通货"？

一条反常的价格曲线​

先看数据。多家渠道2026年的报价显示：二手H100 80GB单卡价格大致稳定在1.2万至2.2万美元区间，视成色与渠道而异；英国经销商Servnet报告称，2023年底卖约4万美元的H100如今二手市场成交在1.2万至2.2万美元。硬件金融公司Mercatus追踪的残值曲线显示，机龄18至30个月的H100仍保留75%至85%的价值，60个月后才降至25%至35%的底部区间。

对比之下，消费级显卡在下一代发布后12个月内通常贬值40%到50%。更反常的是租金与售价的背离：据Silicon Data等机构研究，H100按小时计的市场租赁价已从2023年峰值的7至10美元跌至2至4美元，但一年期合约租金却从2025年10月的1.70美元/小时涨到2026年3月的2.35美元/小时——零散供给在跌价，锁定型需求在涨价。

硬通货的三重支撑​

H100保值的第一重支撑是推理经济学。大模型推理对算力的要求低于训练，H100跑推理的单位token成本依然划算，二手买家买的是"每token成本"而非"峰值性能"，这为旧卡创造了长尾需求。第二重是供给端：Blackwell虽在放量，但HBM与先进封装持续受限，新旧交替被拉长，H100大规模退役的时点不断后移。第三重是稀缺的合规供给——据英国《金融时报》援引中国芯片贸易商的报道，一台美国零售约40万美元的DGX B300服务器在中国市场成交价一度超过800万元人民币，同款硬件因法律可及性不同而出现数倍价差，套利需求外溢抬高了全球二手价格。

从灰色交易到机构化市场​

2026年7月，一个面向企业级客户的二手、翻新与富余算力交易平台正式开放，挂牌覆盖H100、H200、B200、A100、L40S等多代产品，询价量从数百台到数万台不等。这标志着二手GPU从零散的电商与拍卖，走向有报价、有质保分层（翻新机较未测试机溢价15%到25%）的机构化市场。与此同时，超过200亿美元的算力抵押贷款依赖残值假设——二级市场给出的可观测价格，让贷款方第一次能用真实数据校准折旧模型。

研判：保值是周期现象，不是永恒规律​

必须清醒地看到，H100的保值建立在"下一代产能受限、推理需求爆发"两个暂时条件上。行业共识是：一旦Rubin世代在2026年底至2027年大规模铺开，H100二手价将再承压10%到20%，残值曲线终会走向传统IT设备的归宿。但这段插曲的产业意义深远：它证明了当算力成为生产资料，GPU就从"设备"变成了"资产类目"，拥有租金、残值、证券化与抵押融资的完整金融属性。对采购方而言，现在的关键是时机——在下一代广泛可用前，H100仍是最抗跌的算力资产。

快科技10月10日消息，AI 代码执行平台 Daytona 公布了最新一轮智能体 AI 基准测试结果：NVIDIA Vera 处理器在沙盒启动速度和任务吞吐量两项核心指标上，均明显优于采用 AMD EPYC "Zen 5" 架构的产品。对正处爆发期的 Agentic AI 行业而言，这是第一次有一组公开数据，把"多智能体场景下的 CPU 选型"这个新命题摆上了台面。

当所有人盯着 Rubin R200 的 50 PFLOPS FP4 时，真正决定这台机器推理经济性的，可能是一颗 CPU。Vera——NVIDIA 首次全面自研核心的数据中心 CPU，用 88 个 Olympus 核心、第二代 SCF 一致性结构和 1.5TB LPDDR5X，重新定义了"AI 工厂的主机处理器"。本文依据站内芯片数据库与智能体基准实测，拆解 NVIDIA 从外购 Arm 核到自研 SCF 的演进逻辑。

从 Grace 到 Vera：自研之路的三级跳​

NVIDIA 的 CPU 战略经历了三个阶段：GH200/GB200 时代的 Grace CPU 基于 72 核 Neoverse V2 公版 Arm 核心，本质是"外购核心 + 自研互联"；GB300 延续了这一代 Grace；而 2026 年 GTC 发布的 Vera 则完成质变——核心、片上互连、内存子系统全部自研。据站内芯片数据库，Vera 的核心规格如下：

SCF：88 核无延迟扩展的底座​

SCF（Scalable Coherency Fabric，可扩展一致性结构）是 Vera 最值得细看的技术。第二代 SCF 提供 3.4 TB/s 对分带宽，采用片上网格 + 统一缓存设计，可无延迟扩展 88 个核心。

对分带宽（bisection bandwidth）是衡量片上互连质量的关键指标：它表示把芯片切成两半时，两半之间的总通信带宽。88 核的大芯片如果对分带宽不足，核心越多内耗越大。第二代 SCF 用网格拓扑让任意核心间的通信路径趋于均匀，配合统一缓存避免一致性流量的长距离穿梭——这正是 Vera 敢于采用单体计算芯片设计（而非多小芯片拼接）的底气：避免跨小芯片通信延迟，在所有核心满载时保持稳定延迟和吞吐量，性能可预测性强。

1.5TB LPDDR5X：把内存子系统当主武器​

Vera 将 SCF 与高达 1.5TB 的 LPDDR5X 内存子系统结合。对比上一代 Grace 的规格变化一目了然：

更关键的是系统级设计：LPDDR5X 与 GPU 的 HBM4 可视为单一一致性内存池。这意味着数据不再需要在"CPU 内存"和"显存"之间显式搬运，两个物理上分离的内存子系统在软件视角下是一体的。对推理业务，这带来两个直接收益：KV 缓存卸载——不常用的注意力上下文可以下沉到 LPDDR5X 侧，把昂贵的 HBM4 带宽留给热点数据；多模型高效执行——多个模型实例共享同一内存池，切换与加载开销大幅降低。

Daytona 实测：智能体时代的 CPU 门槛​

2026 年 10 月 10 日公布的 Daytona 智能体基准测试，给 Vera 的实际能力提供了量化注脚。智能体负载的特点是海量并发沙盒的创建与销毁——恰恰考验 CPU 的内存容量、一致性与调度效率：

8 倍的沙盒上线速度差距说明：智能体负载对 CPU 的要求已与通用计算分道扬镳——容量大（1.5TB 装下海量沙盒状态）、带宽高（1.2TB/s 喂饱并发）、一致性结构强（88 核高效协作）。站内芯片数据库同时记录，Vera 的软件环境运行速度相比传统架构 CPU 提升最高 50%，满负载下强化学习评估周期可缩短 50%。

与 Groq 3 LPX 的异构分工​

Vera 所在的 Rubin 平台还有一位非常规队友：NVIDIA 收购 Groq 后推出的 Groq 3 LPX。据站内芯片数据库，LPX 机架集成 256 颗 LPU，聚合 128GB 片上 SRAM，聚合带宽高达 40 PB/s，官方口径的能效优势显著（35× perf/W vs H100 推理）。在 Rubin 平台的分工中，GPU 承担训练与 prefill，Groq 3 LPX 专攻智能体解码阶段的低延迟输出——而 Vera 则是这一切的调度中枢。prefill 吃算力、decode 吃带宽、调度吃一致性与容量，三种负载由三种架构分别消化，这正是"每 token 经济学"推导出的异构架构必然性。

Vera vs EPYC Venice：服务器 CPU 的新战场​

Vera 的出现让 NVIDIA 与 AMD 在服务器 CPU 领域正面相遇。据站内芯片数据库，AMD EPYC Venice（2026 CES 发布）是全球首款 2nm 数据中心 CPU：

两者的定位差异明显：EPYC Venice 是通用数据中心 CPU 的极致（256 核、x86 生态、Helios 机架中与 MI455X 组队），而 Vera 是 AI 专用 CPU——它不做通用服务器生意，只为 AI 工厂的主机负载优化。Vera 甚至支持硬件级 FP8 计算，是全球首款支持 FP8 精度的 CPU，并支持全机密计算的硬件级安全隔离。竞争的天平取决于一个问题：AI 工厂的 CPU 采购，会不会整体从通用服务器预算中剥离？如果会，Vera 绑定 Rubin GPU 的销售模式将是护城河；如果不会，EPYC 的生态广度仍难撼动。

小结​

Vera CPU 标志着 NVIDIA 完成了从"用别人的核心攒超级芯片"到"自研全套主机平台"的跃迁：SCF 的 3.4TB/s 对分带宽解决了 88 核扩展难题，1.5TB LPDDR5X 与 HBM4 构成的一致性内存池重构了推理数据流，Daytona 实测的 8 倍沙盒优势则证明智能体负载确实需要一颗不一样的 CPU。它的野心不在挑战 x86 的通用服务器王座，而是重新划定一条边界——AI 基础设施中，CPU 是 GPU 子系统的一部分，而不是独立采购的商品。这条边界能否成立，将决定未来五年服务器市场的版图。

文本生成的算力曲线尚未见顶，视频生成已经带着二次方的注意力复杂度闯入算力市场。当世界模型开始学习物理规律并支持实时交互，推理算力的需求边界将被重新定义——下一个算力黑洞，正在视野中成形。

单秒成本背后的算力真相​

2026 年，视频生成已形成清晰的商业化定价梯度。据公开资料整理：

低价表象之下是沉重的算力账单。按每秒 24 帧计算，一段 10 秒 1080p 视频意味着 240 帧高度关联的图像，时序注意力机制使显存需求随时长呈二次方增长——30 秒片段要处理的帧间关联对数以十万计。业界分析普遍估计，训练一个 Sora 2、Veo 3 级别的视频模型，仅算力投入就普遍在 5000 万美元以上，叠加数据授权、标注与安全评审，整体项目投入据估可达 1.5 亿至 4 亿美元。算一笔直观的账：一个每月生成百万秒级视频的消费级应用，即便采用较低价位档，月度 API 账单也能轻松超过 10 万美元。

自托管与开源的博弈​

开源模型正在改变成本结构。阿里的 Wan 系列与腾讯的 HunyuanVideo 已把"自己搭"变为可行选项：Wan 系列的 14B 生产级版本约需 48GB 到 80GB 显存才能流畅批量推理，HunyuanVideo 13B 版本官方推荐 H100 80GB 级别配置。对月产数十万条短视频的应用而言，API 计费与自建集群的成本平衡点，正成为技术路线的核心决策。而中国厂商在国产加速器与低电价环境下的成本优势，使国产视频模型在单位经济学上占据独特位置——可灵、海螺等产品的低价正是这一优势的直接体现。

世界模型：从生成到模拟​

比视频生成更重的，是世界模型。当模型不仅生成画面，还要内化物理规律、支持交互式探索时，算力需求呈台阶式跃迁：实时交互要求生成延迟低到毫秒级；世界一致性要求超长时序记忆与状态追踪；具身智能训练要求大规模仿真并行运行。视频生成考验的是"把序列算对"，世界模型考验的是"把世界算懂"——后者的状态空间与计算密度高出一个量级。业界普遍预期，一旦世界模型成为智能体与机器人训练的基础设施，其推理负载将远超今天的文本推理。

结语：为黑洞做好电力与芯片准备​

视频生成与世界模型对算力产业的意义，在于它们同时吃掉带宽、显存、互连这三样最贵的资源——这恰好解释了 HBM 扩产、超节点与液冷在 2026 年同步爆发的产业节奏。对芯片厂商而言，谁能把每瓦 tokens 产出做到极致、把视频推理流水线优化到物理极限，谁就能在下一个算力黑洞周围占据最有利的位置。而对整个行业，唯一确定的是：生成一秒钟的智能，永远比生成一个字贵得多，而且这个差距还会继续拉大。

vLLM 早已不只是"NVIDIA 专属"的推理引擎。随着硬件插件化 RFC 落地，AMD、昇腾、TPU 都有了官方或社区维护的后端，但各家成熟度差异悬殊。本文按硬件路线梳理适配矩阵与部署要点。

主流硬件后端适配矩阵​

需要提醒的是，vllm-ascend 从 2025 年 2 月立项后保持了约两周一个版本的节奏，v0.7.3 实现核心加速特性支持，v0.9.1 引入大规模专家并行（EP），v0.11.0 显著提升稳定性，社区反馈显示互联网、银行、运营商场景已有规模化生产落地。版本号与 vLLM 本体严格对齐，升级时必须成对更新。

NVIDIA 路线的调参要点​

在 H100/A100 上，vLLM 默认配置已经不错，但仍有几个高频调整项：

1. gpu-memory-utilization：默认 0.9，多进程共享一张卡或多卡跑多模型时建议压到 0.8 左右，避免 OOM 后进程被杀。
2. max-model-len 与 max-num-seqs：上下文长度直接决定 KV Cache 预留显存，生产环境不要盲目拉到模型上限，按业务 P99 输入长度加余量设置。
3. chunked prefill 与 prefix caching：新版默认开启，长输入场景收益明显；RAG 类应用务必确认前缀缓存生效。
4. 量化方案：FP8 适合 Hopper 及以上，AWQ/GPTQ 适合消费级卡与老卡，选型前先跑精度评测再上量。

昇腾与 AMD 路线的现实​

昇腾路线要求 CANN 8.0 以上、torch-npu 与 vLLM 版本严格匹配，官方推荐通过容器镜像部署以规避环境漂移。Atlas 800I A2 系列是当前插件的主战场，DeepSeek、Qwen、GLM 等主流开源模型均已覆盖，PD 分离（Prefill/Decode 分离）与专家并行也在持续增强。

AMD 路线则相对简单，官方 Docker 镜像内置 ROCm 支持，MI300X 凭借 192GB 显存在 70B 级稠密模型上可以单卡部署，省去张量并行带来的通信开销。但部分自定义算子和投机解码特性更新会比 CUDA 路线滞后一至两个版本，上线前要针对目标模型跑完整回归测试。

实操建议​

1. 用容器镜像锁定版本组合，不要在生产机器上直接 pip 安装三件套（vLLM、torch、底层驱动栈）。
2. 换硬件或升级版本时，先在预发环境跑官方精度评测脚本，再压测吞吐与时延曲线。
3. 关注 vllm-ascend 与 ROCm 后端的 Release Note，特性差距在缩小，但"最新特性"往往只在 CUDA 路线可用。
4. 混合集群建议统一 OpenAI 兼容 API 层，让业务侧对硬件无感，方便后续按成本迁移。

语音是所有 AI 推理场景里"单路最便宜、体验最挑剔"的一类：模型小到一张入门卡就能跑，但用户对延迟的容忍度以百毫秒计。选型的核心不是买多大的卡，而是把延迟预算分配对。

一、ASR 侧：Whisper 家族的显存与速度账​

Whisper 各型号的显存需求很友好：large-v3（1.55B 参数）FP16 约 3GB、INT8 约 1.5GB；large-v3-turbo（809M）FP16 约 2GB；蒸馏版 distil-large-v3 约 1.5GB，速度约为原版 6 倍。实测数据（faster-whisper 加 CTranslate2、INT8、单流）显示：RTX 3060 12GB 跑 large-v3 实时率约 10 至 12 倍，4090 达 40 至 50 倍，5090 达 55 至 65 倍。实时率（RTF）越高，单卡能承载的并发转写路数越多。

选型要点：中文与多语种业务建议 large-v3 或 turbo（蒸馏版在小语种和噪音场景的错误率上升明显）；电话客服场景 16kHz 采样即可，音频前处理加 VAD 静音裁剪能减少约一半的计算量。

二、TTS 侧：从"能听"到"克隆"的显存阶梯​

TTS 的显存跨度比 ASR 大得多：轻量方案（Kokoro 82M、Piper 类）不足 1GB，甚至可以纯 CPU 运行；中量级（Qwen3-TTS 1.7B 类）约 4GB；高表达力与音色克隆方案（Step-Audio 7B 级、Chatterbox、XTTS v2）约 3 至 8GB；旗舰级方案则要 12 至 17GB。完整语音对话管线（STT 加 LLM 加 TTS 三模型常驻）的典型显存账是 10 至 16GB——这意味着一张 16 至 24GB 的卡就能承载单机完整语音助手。

三、延迟预算怎么分配​

实时语音对话的端到端目标通常是低于 500 至 800 毫秒，一个可参考的分配：VAD 判停约 200 毫秒、ASR 增量转写约 100 毫秒、LLM 首 token 约 150 毫秒、TTS 首音频约 100 毫秒。优化优先级最高的三件事：用 turbo 或蒸馏版 Whisper 替代 large-v3（速度差 6 倍，精度损失可控）、ASR 与 TTS 用 INT8 量化、LLM 输出流式喂给 TTS 而非等全句。这三条做完，多数管线能在消费级硬件上摸到实时门槛，不必上高端卡。

另一个常被忽略的点是语音流的话音活动率：典型对话中每人只占 40% 至 50% 的时间，100 路并发通话在任一瞬间活跃的转写任务只有四五十路。按"名义并发乘 0.45"估算算力，能省下接近一半的采购量——但外呼机器人是例外，它的静音模式更规律，活动率要单独实测。

四、结尾建议​

语音 AI 服务的硬件决策顺序：先定延迟指标（决定单卡承载路数），再按并发规模定卡的数量，最后才看要不要更好的单卡。中小规模场景的默认答案是单张 16 至 24GB 消费卡承载 10 路完整语音管线，随业务增长横向加卡，比一开始买大机灵活得多。两点最后提醒：一是 ASR 加 TTS 加 LLM 同卡混布时，务必给各模型设显存预留与常驻策略，避免运行中被逐出显存造成数秒级卡顿；二是语音业务对成本极其敏感，月利用率长期低于三成时，2 至 4 元/小时的消费卡租赁比自建更划算。

当整个行业都在拥抱芯粒时，Cerebras 却坚持把一整片 12 英寸晶圆做成一颗芯片。2026 年，这条"离经叛道"的路线迎来了 CS-4 量产与纳斯达克上市的双重节点。晶圆级与芯粒，究竟谁代表极限算力的未来？

晶圆级：把晶圆当芯片用​

Cerebras 的 WSE-3 是迄今最大的商用芯片之一：整片 300mm 晶圆不切割，4 万亿晶体管、约 90 万个 AI 核心通过片上网络互联，片上 SRAM 达 44GB，片内带宽据厂商数据高达 21 PB/s——这是"消灭数据搬运"的极致设计，芯片面积达到约 4.6 万平方毫米。

2026 年 8 月，Cerebras 发布了基于三片 WSE-3T 晶圆的 CS-4 系统：AI 算力 750 PFLOPS，晶圆间带宽 129.6 PB/s，宣称在 GPT-OSS-120B 上实现单用户每秒超过 4400 个 tokens 的生成速度。Hot Chips 2026 上，公司进一步公布了 Nexus 背包式供电架构——直接从铜排背面给晶圆供电，省去 PCB 与基板的传输损耗，使同等硅片性能翻倍——以及 2027 年 WSE 新一代硅片与集成堆叠 DRAM 的 CS-6 规划。资本市场也给出认可：据公开报道，Cerebras 以每股 185 美元登陆纳斯达克，募资约 55 亿美元，并与 OpenAI 签订了至 2028 年最高 750 兆瓦的算力协议。

芯粒：良率与成本的最优解​

与晶圆级的"整片浇筑"相对，芯粒路线选择"化整为零"：把计算、缓存、I/O 拆成小芯粒分别流片，再用先进封装拼合。英伟达 Rubin R200 的 2 颗计算 die 加 2 颗 I/O die 加 8 堆栈 HBM4 组合、AMD MI400 系列、以及华为昇腾等国产主力芯片，走的都是这条路。芯粒的优势在于小 die 良率高、可混搭制程、封装组合灵活，是当前商业化的绝对主流。

两条路线的适用边界​

晶圆级的瓶颈同样明显：44GB SRAM 装不下千亿参数模型，需要外部流式供数或多晶圆互联扩展；单系统功耗高达 25 千瓦级，必须定制工业液冷；客户集中度极高，据招股材料，其阿联酋大客户曾占公司收入的 85% 以上。它注定是一条"特种尖刀"路线，专注低延迟推理、超长上下文与科研超算等小众高价值场景——毕竟 Agent 应用是"没有耐心的"，每秒数千 tokens 的单用户体验正是 GPU 集群最难优雅解决的痛点。

芯粒则是规模化基本盘：性能上限虽受封装互联约束，但良率、成本与生态兼容性全面占优，能覆盖从单卡到超节点的全部市场。这也是国产算力选择以芯粒为主攻方向的根本原因——成熟制程产能加自主先进封装，是当前产业禀赋下性价比最高的突围路径。

结语：碰撞之外，各守一极​

晶圆级与芯粒并非零和竞争，而是从两端同时凿穿"访存墙"的两种尝试：前者把存储距离压到零，后者用先进封装逼近光罩物理极限。2027 年之后，随着延迟敏感型推理负载占比上升，晶圆级路线的商业空间可能继续扩大；而在通用算力市场，芯粒的地位短期内无可撼动。真正的输家，也许是停留在单片巨 die 时代、两头都不沾的中间路线。

在超大规模云厂商与芯片大厂之外，马斯克的两家公司给出了自研芯片的另一种打开方式：一家砍掉自研训练超算、押注推理芯片量产，一家干脆不造芯片、把租来的 GPU 堆成全球最大集群。

Dojo 的终结与 AI5 的转向​

2025 年 8 月，马斯克在社交平台确认解散特斯拉 Dojo 训练超算团队，并给出一句著名判断：Dojo 2 是一条"演化死胡同"。他解释称，当所有路径都汇聚到 AI6 芯片时，特斯拉没有理由同时维持两套差异巨大的芯片设计。这座投入了 5 亿美元的布法罗 Dojo 设施随之失去原有使命。

转向的落点是车载推理芯片。据公开信息，AI5 芯片于 2026 年 4 月完成流片定稿，由台积电亚利桑那厂与三星得州厂双源代工，2027 年年中启动大规模量产，优先服务 Cybercab 与 Optimus 项目；AI6 处于早期开发阶段，目标性能较 AI5 翻倍，定位同时覆盖车载推理、机器人控制与大规模 AI 训练。2026 年 5 月，特斯拉又以 Dojo 2 之名发布了一款面向 Cybercab 的自动驾驶芯片，据业界报道宣称可在 45W 功耗下提供 900 TFLOPS 算力，8 月起批量装车。

"Dojo 3" 的新含义：用通用芯片攒超算​

马斯克为 Dojo 这个名字保留了另一种存续方式：既然 AI5 与 AI6 在推理之外"至少还不错"地能做训练，那么把大量 AI6 芯片集成到单块电路板上，就能构成训练集群，还能把网络布线的复杂度与成本降低几个数量级。他甚至直接表示，"或许可以把它称为 Dojo 3"。这实质上宣告了专用训练芯片路线的终结——用一条高量产的车规芯片产线，摊薄训练集群的芯片成本。

与特斯拉形成有趣对照的是 xAI。这家公司几乎完全放弃了芯片自研，而是以惊人的速度从英伟达采购和租借 GPU，在孟菲斯建成了全球首个吉瓦级训练集群 Colossus 2，并逐步把富余算力对外出租，谷歌、Anthropic 均已成为其大客户。马斯克体系内由此形成分工：xAI 造算力工厂，特斯拉造端侧芯片，训练与推理各取所需。

非典型路线的启示​

特斯拉与 xAI 的组合揭示了自研芯片的另一种经济学：当端侧场景（车辆、机器人）足够确定且出货量足够大时，自研芯片的核心价值在于规模与迭代速度——马斯克甚至希望把未来芯片的设计周期压缩到 9 个月；而当需求爆发快于自研节奏时，直接采购现成 GPU 抢时间，比造芯片更理性。三星与特斯拉之间 165 亿美元的代工协议，也说明车载 AI 芯片已成为先进制程的重要买家。

小结​

Dojo 的落幕并非自研芯片的失败，而是一次清醒的止损：把有限资源从长周期的训练超算转向出货量以百万计的端侧推理芯片。在"要不要自研"这个问题上，马斯克给出了一个与云厂商截然不同却同样自洽的答案——自研与否，取决于你的芯片要装在哪里、装多少颗。

华为全联接大会（HC2026）期间，华为轮值董事长徐直军在接受采访时给出了昇腾950系列的最新进度：950PR 已上市但量不大，950DT 超节点年底规模供货，并首次松口"昇腾中国份额已超英伟达"。

访谈要点：950PR 已上市，950DT 年底规模供货​

华为全联接大会（HC2026）在上海举行，展会现场展出了昇腾950和 Atlas 950 超节点。徐直军在采访中把昇腾950系列的节奏讲得非常具体：

• 昇腾950系列分为 PR 和 DT 两个版本；
• 950PR 已于 2026 年第一季度正式发布上市，主要面向推理场景，但"上市量不算大"；
• 基于 950DT 的超节点主要用于训练，目前还在测试中，规模供货预计今年年底或明年初。

两代产品的分工清晰：950PR 先行落地承接推理需求，950DT 则押注训练场景，承担更重的算力任务。

"能产多少就供多少"：产能成了第一约束​

关于 950DT 的训练表现和供货节奏，徐直军的原话值得完整引用：

"我们和各家模型厂商做了很多沟通交流，从目前测试结果来看，950DT的训练表现非常不错，我相信从明年开始，大量模型的训练会构筑在950DT超节点上。未来关键可能不在于我们推动的力度有多大，而在于我们的供货能力有多大。现在能产多少就供多少，我们希望产业链加快扩产，快一点、多产一点。"

这段话透露出一个重要信号：对国产 AI 芯片而言，需求侧已经不是瓶颈，产能才是。徐直军把"供货能力"而非"推动力度"定义为未来的关键变量，等于公开向产业链喊话扩产——"快一点、多产一点"的表述，把扩产的紧迫性摆到了台面上。

份额表态："昇腾应该已经超过了英伟达"​

在市场地位问题上，徐直军的表述同样直接：

"在中国市场要统计英伟达的市场占有率很难，但如果从华为能够统计到的数据看，昇腾应该已经超过了英伟达。"

这句话需要仔细解读。徐直军本人也承认统计口径的困难——英伟达在中国市场以何种形式、多大数量出货，外界很难完整统计。华为的判断基于"华为能够统计到的数据"，这是一个有限口径的推断，而非权威市场份额数字。但这是华为高层首次公开作出这一表述，其信号意义大于数字本身。

海外策略：暂不全面拓展​

关于国际化，徐直军给出了明确的优先级："目前昇腾满足国内市场需求还远远不足，所以没有全面拓展海外市场的计划。但确有少数国家做了测试和供给，但量非常少。"

换句话说，海外市场目前只是零星试点，华为的全部产能仍将优先投向国内。这与其"供货能力是第一约束"的判断是自洽的：产能有限的前提下，先满足国内是唯一合理的选择。

时间线与定价背景​

把 HC2026 前后的公开信息放在一起看，昇腾950的落地节奏如下：

值得注意的是定价：路透此前报道 950DT 指示性价格超过 25 万元，主要驱动因素是 HBM 成本上涨。这与全球存储供应紧张的大背景互为印证——HBM 涨价正在推高所有 AI 芯片的成本曲线，国产芯片也无法置身事外。

分析：三个观察点​

**第一，"份额超英伟达"的口径与可信度。**虽然华为的统计口径有限，但结合出口管制后英伟达对华供应受限、国产芯片放量的大背景，昇腾在国内新增 AI 算力采购中的占比持续上升是行业普遍观察到的趋势，争议主要在幅度而非方向。华为选择在 HC2026 这个场合公开表态，本身也说明其对产能与产品力有了相当的底气。

第二，产能取代需求成为第一约束。"能产多少就供多少"说明国产芯片的瓶颈已经从"有没有人用"变成"产得出多少"。下一步的关键变量是先进制程与 HBM 供应链的扩产速度——这也是 950DT 价格超过 25 万元的根本原因。

**第三，950DT 对国产模型厂商的意义。**如果明年大量模型训练真的构筑在 950DT 超节点上，国产训练算力将第一次形成规模化的供应能力。配合 9 月 30 日已商用的昇腾950智算集群云服务，国产模型厂商在训练底座上将有更完整的选择，这对它们的成本结构和供应链安全都有直接影响。

小结​

徐直军在 HC2026 的访谈给出了两条硬信息：昇腾950PR 已上市、950DT 训练超节点年底规模供货；以及一句分量不轻的判断——"昇腾应该已经超过了英伟达"。产能而非需求，正在成为国产 AI 算力扩张的第一约束；而 950DT 能否如期放量，将决定明年国产大模型训练底座的成色。

财报季密集报喜：台积电 Q3 营收约 NT$1.49 万亿创历史新高，三星 Q3 营业利润同比大增近 8 倍，12 层 HBM4E 已通过 NVIDIA 质量验证——AI 算力的利润池正在向存储环节大规模迁移。

财报季：台积电、三星双双创纪录​

据路透与 DIGITIMES 10 月 8 日至 9 日的报道，财报季传来一连串超预期数据：

• 台积电：Q3 营收约 NT$1.49 万亿，创历史纪录并超出市场预期，AI 需求为主要驱动力；其中 9 月单月营收约 NT$5118.6 亿，同比增长 54.6%；
• 三星电子：Q3 营业利润预计超 100 万亿韩元，同比大增近 8 倍，HBM 与 AI 存储需求爆发是核心推手。

代工与存储同步创新高，说明这一轮景气并非单一环节的结构性紧张，而是 AI 算力全链条的需求爆发。

三星：HBM4E 通过验证，下一代路线图发布​

三星在产品层面有两个关键动作：

• 下一代 12 层 HBM4E 已通过 NVIDIA 及主要超大规模客户的质量验证，为后续放量铺平道路；
• 发布下一代 AI 存储路线图，包括 zHBM 与 400 层以上 V10 NAND 技术。

HBM4E 通过 NVIDIA 认证，意味着三星在 HBM4 世代的竞争中拿到了进入下一轮的门票。在 AI 存储这个增长最快的细分市场，三星与 SK 海力士的正面交锋还将继续，而 zHBM 与 400 层以上 V10 NAND 的路线图，则表明存储厂商的技术竞赛已经延伸到两个世代之后。

封装与设备：产能稀缺的另一面​

存储之外，产业链上下游同样动作密集：

• GlobalFoundries 与台积电签署多年期 20 亿美元协议，将在其美国 Malta 工厂为台积电 CoWoS 生态生产硅 interposer——两大代工对手互供，属于罕见安排；
• Applied Materials 与 Intel 扩大合作，聚焦下一代互连扩展与 Foveros 3D 技术；
• ASML 与 ZEISS 表示，下一代光刻技术（High-NA 之后）可能还需十年才会到来。

GF 为台积电生产 interposer 尤其值得玩味：在先进封装产能全面紧张的当下，封装环节的稀缺程度已经超过代工环节的竞争——连对手之间也要互相借产能，这正是 CoWoS 类先进封装供不应求的最直观注脚。

内存挤压传导至 AI PC​

DIGITIMES 分析指出，AI PC 正面临内存挤压：在内存厂商的优先级中，服务器 DRAM 需求被放在首位，AI PC 依赖的 LPDDR5X 供给承压。刚刚开启预订、最高配备 128GB 统一内存的 Surface Laptop Ultra，正是这一矛盾的直接体现——AI PC 想要的内存容量越大，与服务器需求的冲突就越尖锐。

美光此前已预测，NAND 与 DRAM 短缺将持续至 2028 年。存储缺货不是短期波动，而是一个跨越数年的结构性周期。

分析：利润池正在迁移​

第一，利润从加速器向存储迁移。"没有分配到 HBM 的 AI GPU 是库存而不是算力"——这句话正在成为行业共识。GPU 再强，没有 HBM 就出不了货，存储环节因此获得了整个 AI 供应链中最强的话语权之一。三星营业利润暴增近 8 倍，就是利润池迁移最直接的证据。

**第二，HBM 定价权回归。**SK 海力士、三星、美光正迎来十年来最强的定价地位。HBM 与 AI 存储的溢价正在重塑存储厂商的盈利结构，也推高了所有 AI 芯片的成本曲线。

**第三，封装产能比代工竞争更稀缺。**GF 与台积电的互供协议说明，当先进封装产能不足时，代工竞争可以让位于产能协作。对芯片厂商而言，封装与 HBM 配额正在成为出货的前提条件。

**第四，对采购方的影响。**HBM 配额、DRAM 供给优先级都在向服务器和 AI 基础设施倾斜，终端设备的内存配置与成本将长期承压。这也与此前的国产芯片涨价潮相互呼应——存储成本上涨正在沿着供应链向所有 AI 算力产品传导。

小结​

台积电 Q3 营收约 NT$1.49 万亿、三星营业利润大增近 8 倍、12 层 HBM4E 通过 NVIDIA 认证、GF 为台积电代工 interposer——这一轮财报季确认了一个事实：内存超级周期已全面爆发，AI 算力的利润池正在加速向存储与封装环节迁移。对芯片厂商而言，HBM 配额就是出货许可证；对采购方而言，锁定存储供给正在成为与锁定 GPU 同等重要的战略动作。