10 posts tagged with "Blackwell"

2026 年 10 月，NVIDIA 供给侧出现三个值得记录的事实：Rubin 机柜开始放量、单一客户（SpaceX）给出每月 20 万颗 GB300 的上线速度、以及 Rubin 规格表上罕见的「官方双口径」。本文逐一梳理。

信号一：Vera Rubin NVL72 进入放量阶段​

鸿海在 10 月上旬首次公开了 Rubin 机柜的制造细节：由鸿佰科技组装的 Vera Rubin NVL72 量产机柜已出货，首批交付微软；产线引入机器人自动化，母线（Busbar）组装成功率超过 95%。鸿海轮值 CEO 的口径是：Vera Rubin 预计第四季度放量出货，2027 年成为主力产品，同时 GB 系列需求稳定、至少延续到明年。

时间线回顾：2026-01-05 CES 宣布全面量产，8 月 26 日财报称「向全面生产爬坡、机柜已在合作伙伴处运行」，10 月起进入放量。另有一个容易踩坑的命名变化：原「Rubin NVL144」按 die 计数，官方已统一改称 Vera Rubin NVL72（按 72 个 GPU 封装计数）。

信号二：SpaceX 的月度上线速度​

10 月 20 日 SpaceX Q3 财报电话会上，马斯克给出的数字是：SpaceX 正按每月约 20 万颗 GB300 的速度把英伟达芯片上线，该节奏将持续到年底，明年转向以 Vera Rubin 算力为主，并规划在 2027 年二季度末建成 44 万颗 Vera Rubin 训练集群；SpaceX 还在寻求约 400 亿美元贷款（Apollo 牵头）用于采购英伟达芯片。

单客户月化 60 万颗的 Q4 上线量，是「算力军备竞赛进入吉瓦时代」最直白的注脚。但对采购方的参照意义有限——这是顶配客户的特殊节奏，不代表市场平均可获得性。

信号三：Rubin 带宽的官方双口径​

一个数据站必须诚实记录的事实：NVIDIA 自己的两个页面给出了不同的 Rubin 显存带宽——

来源	显存带宽	NVLink
1 月技术博客 / HGX 产品页	22 TB/s	3.6 TB/s
Vera Rubin NVL72 产品页	19.2 TB/s	3 TB/s

在 NVIDIA 调和之前，任何单值引用都应注明出处。本站全部页面统一采用 NVL72 产品页口径 19.2 TB/s，并在 Rubin 卡片中保留双口径说明。

中国市场的另一个极端​

与吉瓦级部署形成对照的是：中国数据中心收入已不再进入 NVIDIA 业绩展望，FY2027Q2 财报确认中国收入贡献为零（H20 库存释放的 1.8 亿美元是非中国区销售）。出口管制时间线上，2026-01-14 BIS 新规将 H200 等从「推定拒绝」改为「逐案审查」，但中国海关放行与买方意愿两个环节均未打通。这意味着全球 AI 算力市场事实上分裂为两个定价体系——本站所有价格对比均分列 USD 与 CNY 口径，不做跨体系直接换算。

相关阅读​

• NVIDIA Rubin R200 芯片卡片
• NVIDIA GB300 芯片卡片
• AMD Helios 量产爬坡（同代竞品视角）

同一套 Blackwell Ultra 硅片，NVIDIA 给了它两个名字、两种形态：B300 是可以进风冷机柜的 8 卡节点核心，GB300 则是焊进 NVL72 机柜的机柜级答案。分清两者，是 2026 年 Blackwell 采购的第一道题。

B300：先看芯片本身改了什么​

B300 是 B200 的" Ultra "增强版：同样的双 Die Blackwell 架构，但显存堆叠从 8-Hi 换成 12-Hi，容量从 192GB 提升到 288GB（提升 50%）；NVFP4 稠密算力提升到约 15 PFLOPS，约为 B200 的 1.5 倍；功耗上限从 1,000W 提到 1,400W。两处容易被忽略的变化：FP64 性能大幅削减至约 1.25 TFLOPS（B200 为 37 TFLOPS），HPC 科学计算用户需特别留意；稀疏比也从常见的 2 倍收敛到约 1.33 倍（15 稠密对 20 稀疏），容量规划时不能沿用旧公式。

规格	B200	B300（Blackwell Ultra）
显存	192GB HBM3e	288GB HBM3e（12-Hi 堆叠）
显存带宽	8TB/s	8TB/s
FP4 稠密/稀疏	9 / 18 PFLOPS	15 / 20 PFLOPS
FP8 稠密/稀疏	4.5 / 9 PFLOPS	5 / 10 PFLOPS
最大功耗	1,000W	1,400W（另有 1,100W 风冷档）
NVLink	1.8TB/s	1.8TB/s
PCIe	Gen5	Gen6（256GB/s）

B300 并非只有液冷一档：1,400W 顶配档需要直冷液冷，但 1,100W 档支持风冷，NVIDIA 自家的 DGX B300 就是风冷系统，Supermicro 也有 8U 风冷 HGX B300。真正的硬约束是整机功耗——8 卡节点仅 GPU 就要 8.8kW 至 11.2kW，加上 CPU 与网络，单节点约 14 至 15kW，远高于 H200 节点。

GB300：超级芯片与 20TB 机柜​

GB300 不是"更快的 B300"，而是另一种产品：Grace CPU 与两颗 B300 组成的超级芯片（超级芯片功耗约 3,000W，含两颗 1,400W B300 与约 200W Grace）。以它为单元的 GB300 NVL72 机柜集成 72 颗 B300 与 36 颗 Grace，组成 130TB/s 的单一 NVLink 域，GPU 显存合计约 20TB HBM3e。

指标	B300 节点（8 卡）	GB300 NVL72（机柜）
组成	8 颗 B300 + 2 颗 x86 CPU	72 颗 B300 + 36 颗 Grace
显存合计	2.3TB HBM3e	约 20TB HBM3e
FP4 稠密	约 120 PFLOPS	约 1.1 EFLOPS
网络侧	ConnectX-7 400G 起	ConnectX-8 800G
散热	风冷或液冷可选	强制全液冷
形态	标准机架服务器	定制机柜，约 120kW 级

两者的分工与 GB200 NVL72 一脉相承：B300 节点服务"8 卡能装下"的负载，GB300 NVL72 服务万亿参数与巨型 MoE。相比 GB200 NVL72，GB300 机柜的稠密 FP4 算力提升 50%，显存从 13.4TB 增至 20TB，网络升级到 800G，对推理时代的长上下文与多轮 Agent 场景更友好。据公开报道，GB300 NVL72 机柜价格约在 370 万至 400 万美元区间。

选型建议​

三步判断。第一步看模型规模：单副本权重加 KV Cache 能进 180GB（B200）就不用看 B300；需要 288GB 单卡容量或 1.5 倍 FP4 吞吐，选 B300 节点；张量并行超过 8 卡、或 KV Cache 需要机柜级共享，进 GB300 NVL72。第二步看机房：风冷机房先把 B300 排除在 1,400W 档之外，GB300 NVL72 需要完整液冷改造。第三步看精度需求：FP64 密集的科学计算请留在 Hopper 或 HPC 专线，B300 会让你失望。

小结​

B300 与 GB300 是同一代硅片的两种野心：前者把 Blackwell Ultra 塞进可管理的 8 卡节点，是 2026 年高端推理与微调的主力；后者把它推向 20TB 显存的机柜级单一域，是 AI 工厂的正装。想清楚"8 卡够不够、机房供不供得起"，这道二选一就不难。

从动工到全球首个吉瓦级训练集群投运，xAI 只用了不到一年。Colossus 2 不只是一座数据中心，它重新定义了前沿 AI 竞赛的入场券价格。

Colossus 2：吉瓦级集群的扩张节奏​

Colossus 2 位于田纳西州孟菲斯，2026 年 1 月 17 日由马斯克宣布投入运行。据其 9 月 25 日披露，集群现有 11 万颗 GB200 与 44 万颗 GB300 加速器，并计划在年底前分三批再各增加 22 万颗 GB300——若全部兑现，Colossus 2 单站加速器总数将达约 121 万颗，加上 Colossus 1 的约 23 万颗（15 万 H100、5 万 H200、3 万 GB200），整个孟菲斯园区将逼近 144 万颗英伟达加速器。

扩张速度背后是一套非常规建设方法。据 SpaceX 证券文件，首个 Colossus 2 集群（约 11 万颗 GB200、210 兆瓦算力）从建成到上线仅用 91 天，第二个集群（11 万颗 GB300、约 220 兆瓦）只用了 64 天。独立研究机构 Epoch AI 估算，Colossus 2 已投入资本约 358 亿美元，若完成全部扩建可能高达 580 亿美元，其中仅 GPU 采购就超过 180 亿美元。

指标	Colossus 1	Colossus 2
上线时间	2024 年	2026 年 1 月
加速器构成	约 23 万颗 H100、H200、GB200	约 55 万颗 GB200、GB300（9 月）
年底目标	维持现有规模	约 121 万颗
电力负荷	数百兆瓦	初始 1 吉瓦，目标 2 吉瓦
建设节奏	122 天建成首个集群	91 天上线首个 11 万卡集群

电力、散热与环保争议​

吉瓦级集群的真正瓶颈不在芯片而在能源。Colossus 2 采用"电网加自备电厂加储能"的三重方案：邻近的密西西比州配套建设了总装机超过 100 万千瓦的天然气电厂（41 台涡轮机获监管批准），现场部署了大量特斯拉 Megapack 电池储能，媒体报道其储能规模约 2000 兆瓦功率、3.3 吉瓦时容量，被称为全球最大的电网级电池系统之一。散热方面，集群采用超微设计的端到端芯片级液冷，据报道可将 PUE 控制在 1.12 左右。

粗放扩张的代价是监管风险。美国环保署裁定 xAI 曾违规运行未获空气质量许可的天然气涡轮机；环保组织已在联邦法院提起诉讼；根据与州监管机构达成的协议，约 69 台临时涡轮机须在 2027 年年中前逐步退出，由永久性电厂替代。这套"先上车后补票"的供电模式，正在成为超大规模集群建设的争议焦点。

从自用训练到算力出租：商业模式的变化​

Colossus 2 的角色已从 xAI 专属训练设施转变为对外收费的算力平台。据彭博等媒体报道，谷歌以每月约 9.2 亿美元租用约 11 万颗 GPU（合同期至 2029 年，总额超过 300 亿美元）；Anthropic 的租约据报接近每月 12.5 亿美元；另有未具名客户自 12 月起每月支付约 11 亿美元。2026 年 2 月 SpaceX 完成对 xAI 的收购后，这套资产被并入上市公司体系，据其 IPO 路演材料披露，AI 板块 2025 年营收 32 亿美元、经营亏损 64 亿美元。

一个耐人寻味的技术细节是：据 2026 年 5 月的报道，xAI 集群的模型浮点运算利用率仅约 11%，内部备忘录称该数字"低得尴尬"，反映出血膨胀的加速器规模与软件调度效率之间的落差。

小结​

Colossus 2 证明了两件事：其一，吉瓦级训练集群可以在一年内从图纸变为现实，算力竞赛的节奏由能源与供应链而非技术能力决定；其二，超大规模集群的商业模式正在从"训练自家模型"转向"对外批发算力"，谷歌、Anthropic 租用竞争对手体系内的 GPU，说明前沿 AI 的算力短缺已经到了不讲阵营的地步。全球范围内，微软、Meta、谷歌与中国的万卡集群同步扩张，但论单点规模与建设速度，孟菲斯目前没有对手。

黄仁勋在发布时说，GB200 NVL72 是一台"大 GPU"。这不是营销修辞：72 颗 Blackwell GPU 通过九层 NVSwitch 连成单一 NVLink 域，任何两卡之间的通信都不必经过机柜外网络。理解这台机器，关键在理解它如何消灭"节点边界"。

机柜解剖：18 个计算托盘、9 个交换托盘​

GB200 NVL72 的基本单元是 GB200 超级芯片：一颗 72 核 Grace CPU（Arm Neoverse V2）通过 NVLink-C2C 以 900GB/s 的缓存一致性互联挂载两颗 B200 GPU。18 个 1U 计算托盘各装两颗超级芯片，合计 36 颗 Grace 与 72 颗 B200；机柜中部竖插 9 个 NVSwitch 托盘，用约 3 公里长的铜缆把所有 GPU 织成一张完整无阻塞的 NVLink 5.0 交换网。

指标	GB200 NVL72 单机柜
GPU/CPU	72 颗 B200 + 36 颗 Grace（72 核 Neoverse V2）
FP4 算力（稀疏）	1.44 EFLOPS
FP8 算力（稀疏）	约 720 PFLOPS
GPU 显存合计	13.4TB HBM3e（每 GPU 192GB）
CPU 内存合计	约 17TB LPDDR5X（每 Grace 480GB）
NVLink 总带宽	130TB/s（每 GPU 1.8TB/s 双向）
机柜功耗	约 120kW，强制液冷
机柜价格	据公开报道约 200 万至 300 万美元

为什么"一个 NVLink 域"如此重要​

在上一代 HGX H100 体系里，8 卡节点内部靠 NVLink 互联，跨节点只能走 InfiniBand，带宽低一到两个数量级。任何需要 8 卡以上张量并行的任务，一旦集合通信溢出节点，单卡有效带宽会骤降一个数量级，通信时间反过来吞掉算力收益。

NVL72 的解法是把域直接扩大 9 倍：72 卡全对全互联后，万亿参数稠密模型或巨型 MoE 的张量并行、长上下文注意力的 KV Cache 共享，都可以在机柜内完成。配合 Grace 的缓存一致性设计，HBM 与 LPDDR5X 组成约 30TB 的统一可寻址内存池，CPU 与 GPU 之间无需显式拷贝。这就是"一个大 GPU"的实质：对并行策略而言，机柜边界消失了。

Grace CPU 的角色同样关键。它不是通用主机，而是专为 AI 服务器设计的 Arm 处理器：每颗 480GB LPDDR5X 提供约 4TB/s 的内存带宽，远高于 x86 服务器；数据预处理、token 化、KV Cache 管理这类原本消耗 GPU 时间的任务，被下放给 Grace，让 GPU 专注矩阵运算。

什么业务才配得上这 120kW​

NVL72 解决的是"单节点装不下"的问题，而不是所有问题。据公开报道，全机柜价格 200 万至 300 万美元，功耗约 120kW，整机 1.36 吨——标准数据中心大门都进不去，液冷改造按每兆瓦数百万美元计。

适合 NVL72	不适合 NVL72
万亿参数稠密模型训练与推理	70B 以下稠密模型（8 卡节点足够）
大规模 MoE 的全对全路由	常规 200B 以下 MoE 微调
超长上下文、单域 KV Cache 共享	标准企业级推理服务
前沿实验室的多机柜 AI 工厂	预算敏感的租赁型业务

一个实用的判断门槛：当你的张量并行度或 KV Cache 体积明显超过 8 卡节点的物理上限时，NVL72 才开始产生不可替代的价值。多数企业负载（百亿到两三千亿参数）用 HGX B200 节点做扩展，每 token 成本反而更低。

小结​

GB200 NVL72 的本质是把"集群"压缩成"一台设备"：用 130TB/s 的机柜内 NVLink、30TB 统一内存和 Grace 的算力卸载，消灭节点间通信这个老敌人。它是为万亿参数时代和 AI 工厂设计的基建产品——确认你的模型真的需要 72 卡一个域，再确认你的机房能承受 120kW 液冷，这两关都过了，它就是目前最强的单机柜答案。

同一颗 GB300 Grace Blackwell Ultra 芯片，既能撑起 350 万美元级的数据中心机柜，也能塞进一台放在办公桌上的 DGX Station。2026 年 10 月微软活动上预览的 DGX Station for Windows，让这个"双面故事"变得更加完整。本文依据站内芯片数据库，梳理 GB300 在 Blackwell 家族中的定位、桌面与数据中心的产品分层，以及 WSL 桥接对 Windows 企业市场的意义。

GB300 在 Blackwell 家族中的定位​

GB300 是 NVIDIA 第三代 Grace Blackwell 超级芯片，2025 H2 发布。其代际演进脉络清晰：

指标	GH200 (2023-Q3)	GB200 (2024-Q4)	GB300 (2025 H2)
GPU	H100	B200	B300 Ultra
CPU	Grace 72 核	Grace 72 核	Grace 72 核
GPU 内存	96GB HBM3	192GB HBM3e	288GB HBM3e
GPU 带宽	3.35 TB/s	8 TB/s	10 TB/s
NVLink 域内	60 TB/s	130 TB/s	130 TB/s
网络	ConnectX-7 400G	ConnectX-8 800G	ConnectX-9 1.6T
FP4 sparse（单 GPU）	N/A（FP8 2 PF）	10 PF	15 PF
TDP（GPU）	1000W	1000W	1400W

GB300 超级芯片 = 2 颗 B300 Ultra GPU + 1 颗 Arm Grace CPU（72 核 Neoverse V2），通过 900 GB/s 的 NV-HBI 高速接口配对。据站内芯片数据库，单 Superchip FP4 sparse 算力 30 PFLOPS、FP8 dense 7.5 PFLOPS、GPU 侧总显存 576GB HBM3e，Superchip 模块单价约 7-8 万美元。

B300 Ultra：288GB HBM3e 的推理特化​

B300 Ultra（Blackwell Ultra）是 Blackwell 的中期升级版本，2026 年 1 月正式出货。据站内芯片数据库：

• 显存：288GB HBM3e（12-Hi 堆叠），相比 B200 的 192GB 提升 50%，可单卡加载 FP16 的 70B 模型并保留 100GB+ 给 KV Cache；
• 算力：FP4 稀疏 30 PFLOPS、FP8 密集 7 PFLOPS，相比 B200 均提升约 56%；
• 实测：DeepSeek-R1 Prefill 吞吐 22,476 TGS，相比 H200 提升 8 倍；短输出场景提升 20 倍。

需要说明的是，站内 b300-ultra 卡按单卡口径记录 FP4 稀疏 30 PFLOPS，而 gb300 卡的代际对比表按单 GPU 口径记 15 PFLOPS（Superchip 两颗合计 30 PFLOPS），两个数据源口径存在差异，读者引用时需注意区分。B300 的制程仍为台积电 4NP，升级重心放在显存容量与 FP4 精度上——这正是"中期升级"的典型特征：架构不动，围绕推理经济性做增量。

NVL72 机柜：数据中心旗舰形态​

36 颗 GB300 组成 NVL72 机柜（72 颗 B300 Ultra + 36 颗 Grace），据站内芯片数据库：

项目	配置
HBM 总量	20.7 TB HBM3e
LPDDR5X 总量	34.6 TB
NVLink 5 域内	130 TB/s 全互联
ConnectX-9 出口	72× 1.6T = 115 Tb/s
FP4 sparse 总算力	1.08 EFLOPS
机柜 TDP	约 120kW（含冷却）
价格	约 330 万美元/机柜

ConnectX-9 是这代机柜的隐性升级：单端口 1.6 Tb/s 相比 ConnectX-8 翻倍，延迟低于 0.5 微秒，支持 NVLink over IB 跨机柜互联。8 个机柜可组成 NVL576 域——576 颗 B300 Ultra 共享 130 TB/s 互联，是业界最大单一 NVLink 域，对万亿参数 LLM 训练至关重要。云端租用方面，行业口径（Nebius）B300 的租用价格约为 9.50 美元/GPU 小时，站内芯片数据库另记录 AWS 8 卡 B300 实例（p6-b200.48xlarge）单 GPU 小时价 11.70 美元，不同供应商价差明显。

在 token 成本维度，站内数据给出了关键洞察：B300 单价虽高，但以 Llama 70B 推理测算，FP4 量化下单 token 成本相比 H100 低约 61%——单价高不等于用得贵。

DGX Station：20 PFLOPS 的桌面超算​

2026 年 10 月的微软活动上，NVIDIA 预览了 DGX Station for Windows，核心配置：

• 芯片：GB300 Grace Blackwell Ultra Desktop Superchip；
• 一致性内存：748GB（252GB HBM3e + 496GB LPDDR5X）；
• 算力：最高 20 PFLOPS FP4；
• 模型能力：可在本地运行约 1 万亿参数模型；
• 软件：Linux 工具链经 WSL（Windows Subsystem for Linux）访问；
• 上市：2026 Q4，ASUS、Dell、HP、Lenovo 推出整机。

产品分层：1 PFLOPS 与 20 PFLOPS 之间​

DGX Station 的出现补全了 NVIDIA 桌面产品线的断层。站内芯片数据库记录的 RTX Spark（RTX DGX Spark）定位约 1 PFLOPS 级 FP4 算力的紧凑桌面开发机，而基于 GB300 Desktop Superchip 的 DGX Station 直接把桌面算力抬到 20 PFLOPS——20 倍的分层差距，对应着完全不同的用户画像：

维度	RTX Spark	DGX Station (GB300)
算力	约 1 PFLOPS FP4	最高 20 PFLOPS FP4
内存	统一紧凑内存	748GB 一致性内存
目标场景	个人开发、微调小型模型	本地万亿参数推理、企业级开发
价格量级	消费级/准专业级	高端工作站

WSL 桥接：Windows 企业市场的钥匙​

DGX Station for Windows 最值得玩味的细节是"Linux 工具链经 WSL 访问"。CUDA 生态的主场在 Linux，此前企业若要在 Windows 环境做本地 AI 开发，往往需要双机或虚拟化方案。WSL 桥接意味着：

1. 企业 IT 无需改变管理习惯：Windows 域、组策略、合规审计体系原样保留；
2. 开发者无需迁移工作流：PyTorch、TensorRT-LLM 等工具链在 WSL 内原生运行；
3. 数据不出本地：金融、医疗、政务等对数据合规敏感的行业，获得了一条"本地跑万亿参数模型"的合规路径。

这与 GB300 数据中心侧的统一内存设计一脉相承：Grace 上 480GB LPDDR5X 与 B300 上 288GB HBM3e 统一寻址，CPU 与 GPU 共享一致性内存池。桌面版把同样的架构哲学浓缩进一台工作站——数据搬运越少，推理经济性越好。

小结​

GB300 家族展示了 NVIDIA 的典型打法：一颗芯片，从数据中心机柜到桌面工作站全栈铺开。数据中心侧，B300 Ultra 用 288GB HBM3e 和 FP4 精度把推理 token 成本压到 H100 的四成以下；桌面侧，DGX Station 用 20 PFLOPS FP4 和 748GB 一致性内存把"本地大模型"从口号变成 Q4 可买的产品。而 Rubin R200 已在 H2 2026 接棒数据中心旗舰，GB300 的价值窗口正在收窄——但它建立的"统一内存 + 桌面到机柜分层"产品范式，将由 Vera Rubin 平台延续下去。

传统数据中心为百万种应用服务，Fairwater 只为一件事而生：把数十万颗 GPU 拧成一台跨越州界的巨型计算机。这代表微软对 AI 基础设施的全新定义。

两座站点，一座超级工厂​

Fairwater 系列首站位于威斯康星州芒特普莱森特，2025 年 9 月对外公布，初始投资 33 亿美元，后续微软又追加 40 亿美元，威斯康星总投入超过 70 亿美元。据微软官方信息，该园区占地 315 英亩，三座建筑屋顶面积合计约 120 万平方英尺，采用双层高密度架构；设备于 2026 年 4 月启动上线调试，首座设施于 2026 年 6 月 23 日宣布全面投运。第二座 Fairwater 站点位于佐治亚州亚特兰大，已于 2025 年 10 月率先运营。

真正的巧思在于联网。两座站点通过专用光纤 AI 广域网直连，构成微软首座跨州"AI 超级工厂"：大型训练任务可拆分到两地协同执行，微软称此举可将部分训练周期从数月压缩到数周。威斯康星园区还规划了第二座设施，预计 2028 年建成，微软并计划在美国其他地区复制这一模式。

Fairwater 关键事实	数据
威斯康星首站投运	2026 年 6 月 23 日
亚特兰大站点投运	2025 年 10 月
威斯康星园区规模	315 英亩，约 120 万平方英尺
威斯康星投资	初始 33 亿美元，总计超过 70 亿美元
加速器规模	数十万颗英伟达 GB200 与 GB300
单机架 GPU 数量	72 颗 Blackwell GPU（NVLink 域）

工程细节：密度、液冷与扁平网络​

Fairwater 与传统云数据中心的差异体现在三个维度。计算密度上，每个机架在单一 NVLink 域内封装 72 颗英伟达 Blackwell GPU，为当时云平台最高机架吞吐水平；散热上，园区采用设施级闭环液冷，冷却液初次灌注后循环使用，微软宣称该设计将数据中心对当地水资源的消耗降到极低水平；网络架构上，单一扁平的高速网络让数十万颗加速器可以像一台机器一样协同工作。

这种设计的本质是把云数据中心的"多租户、多应用"模型彻底翻转为"单一巨型任务"模型：传统机房同时运行数百万个互不相关的工作负载，而 Fairwater 让一个前沿模型训练任务横跨百万级硬件部件。微软将其纳入更宏大的 Azure AI 超级工厂架构，与早期 AI 超算及 Azure 全球算力池互连，目标是让每吉瓦电力产出最大数量的有效 AI token。公司提出的路线图是每 18 到 24 个月将 AI 训练能力提升 10 倍。

电力与竞争背景​

支撑这一切的底层约束是电力。据公开报道，微软已签署多项天然气发电协议（总规模接近 5 吉瓦），并通过建设太阳能电厂与预付电网费用锁定供电，以分散跨州选址带来的电力需求压力。竞争对手的动向同样激进：xAI 的 Colossus 2 已成为全球首个吉瓦级训练集群，Meta、谷歌、亚马逊均在以吉瓦为单位扩张。UBS 等机构追踪 Fairwater 部署节奏并将其纳入 Azure 增长预测，显示资本市场已把 AI 数据中心建设视为云厂商竞争的核心变量。

小结​

Fairwater 的意义超出了一座数据中心：它验证了"分布式超级工厂"这一全新基建形态——训练任务不再受限于单一园区的电力与空间，而是可以在数百英里外的站点间自由调度。当 AI 竞赛的胜负手从芯片数量转向电力、散热与互联的系统工程，微软用 Fairwater 给出了自己的答案模板。

当数据中心 GPU 被出口管制和 SXM 生态层层包裹时，一张 96GB 显存、走标准 PCIe 的 Blackwell 专业卡，成了许多团队拿到最新架构的现实路径。RTX PRO 6000 不是缩小版 H100，它有自己的生态位。

规格：把数据中心架构装进双槽卡​

RTX PRO 6000 基于 GB202 大核心，搭载第五代 Tensor Core，完整支持 FP4/FP8 低精度推理，这是它区别于上一代 Ada 专业卡的本质跃升。96GB GDDR7 ECC 显存、512-bit 位宽、1.79TB/s 带宽，让它成为显存容量最大的单插槽 PCIe GPU 之一。

规格	RTX PRO 6000 Blackwell（工作站版）	参考：H100 SXM
显存	96GB GDDR7 ECC	80GB HBM3
显存带宽	1.79TB/s	3.35TB/s
FP32	125 TFLOPS	67 TFLOPS
AI 算力（FP4/INT8 稀疏）	约 4,000 TOPS	FP8 3,958 TFLOPS
CUDA 核心	24,064	16,896
功耗	600W	700W
接口	PCIe Gen 5 x16	SXM（PCIe 版无 NVLink）
光追	第四代 RT Core，380 TFLOPS	无

两个版本需要分清：工作站版面向桌面塔式机箱，双槽双风扇，600W，配 DisplayPort 2.1 可接 8K 显示器；服务器版（Server Edition）面向数据中心风冷或液冷机箱，去掉显示输出，专为高密度部署调校。另据公开报道，MSRP 约 9,999 美元，相比 H100 时期动辄二十几万的整机门槛，单卡可负担性显著改善。

能干什么：从本地 70B 到渲染农场​

显存是这张卡的灵魂。96GB 意味着单卡可跑 70B 级模型 Q4 量化并留足 KV Cache 余量，34B 级模型可 FP16 全精度运行；四卡组网（PCIe 点对点）可容纳 Q4 量化的千亿级模型。对 Agent 开发者、数据科学团队和小型 AI 工作室，这意味着把微调与推理搬回本地、摆脱云端计费的第一块拼图。

它的短板同样清晰。GDDR7 带宽 1.79TB/s，明显低于 HBM 系的 3.35TB/s 至 4.8TB/s，decode 速度（每秒 token 数）受此制约；没有 NVLink，多卡扩展只能走 PCIe，不适合大规模张量并行训练。一句话概括能力边界：单卡大模型推理与小规模微调是甜点，分布式训练不是它的战场。

场景	适配度	说明
本地 LLM 推理（70B Q4）	高	容量充足，带宽决定单流速度
LoRA/SFT 微调（34B 级）	高	96GB 可容纳完整训练态
大规模分布式训练	低	无 NVLink，PCIe 互联成瓶颈
3D 渲染与视频工程	高	125 TFLOPS FP32 加第四代 RT Core
MIG 多租户切分	中	最多 4 实例，每实例 24GB

与 H100/H200 怎么选​

如果预算覆盖 HGX H200 且需要多卡并行训练，服务器平台仍不可替代。但如果需求是"一两张卡、本地推理、兼顾图形"，RTX PRO 6000 的单位显存价格优势明显：96GB 显存约为 H100 80GB 的 1.2 倍，而价格通常只有后者的几分之一。它还有 H100 没有的完整图形栈——同一个团队白天做渲染、晚上跑推理，一张卡通吃。出口管制语境下，其消费级产线的可获得性也是许多团队的现实考量。

小结​

RTX PRO 6000 Blackwell 的定位是"工作站里的数据中心 GPU"：把 Blackwell 的 FP4 算力与 96GB 显存带给不拥有机柜的团队。它用带宽和互联换来了价格与部署便利性——只要你的负载是单卡可解的推理、微调与图形，它就是当前桌面 AI 算力的天花板。

当GPU单卡性能提升越来越难，NVIDIA、AMD与华为不约而同地把战场转向了机架。Bain 2026报告指出，竞争优势正从芯片规格转向系统级整合——compute、memory、networking、power与software的整体协同，才是AI算力下半场的胜负手。

三方系统规格对照​

先看三家旗舰机架级系统的硬规格：

维度	NVIDIA Vera Rubin NVL72	AMD Helios	华为昇腾960超节点
计算单元	Rubin GPU + Vera CPU	72× MI455X + EPYC "Venice"（Zen 6，最高256核）	昇腾960
互联	NVLink	UALink over Ethernet	超节点互联 + Hi-ONE光引擎
内存/带宽	HBM4；AMD官方对比口径单卡288GB HBM4、22TB/s带宽	31TB HBM4，每GPU 23.3TB/s	1PB HBM
算力	—	整机架2.9 EF FP4、1.4 EF FP8	8 EFLOPS FP8（FP4为16 EFLOPS）
规模	72卡	72卡	4096卡，集群可扩至51.2万卡
出货时间	2026年下半年	Hot Chips 2026公布规格	—
性能提升	Qwen3-VL吞吐较GB300最高3.7倍；推理token成本降低最高10倍	scale-out 43TB/s（较竞品多50%以上）	全球首个NPO超节点

注：表中"—"为素材未公开项，不作估算。三家口径与测试条件不同，数值仅供方向性参考。

NVIDIA NVL72：垂直整合与生态开放并行​

NVIDIA Vera Rubin NVL72延续"机架即计算机"的路线：Rubin GPU搭配自研Vera CPU，通过NVLink将72颗GPU熔铸成一个计算整体。MLPerf v6.1中，其Qwen3-VL吞吐较GB300 NVL72最高提升3.7倍，NVIDIA更宣称推理token成本最高降低10倍。

但NVIDIA也在调整姿态：NVLink Fusion向合作伙伴开放，允许集成自定义CPU与芯片；同时推进NVHBM定制内存控制器计划（与亚马逊Annapurna Labs合作）。这是垂直整合帝国的"有限开放"——互联与内存标准仍然是NVIDIA掌控的枢纽，但入口已经打开。

AMD Helios：开放标准路线的全面出击​

AMD Helios选择了另一条路：基于OCP开放标准构建，与Meta共同研发ORW（Open Rack Wide）设计。整机构成包括：

• 计算：72颗MI455X，整机架2.9 EF FP4、1.4 EF FP8；
• CPU：EPYC "Venice"（Zen 6架构，最高256核）；
• 网络：Pensando Vulcano 800G AI NIC，UALink over Ethernet互联；
• 内存：31TB HBM4，每GPU 23.3TB/s，scale-up总带宽260TB/s，scale-out带宽43TB/s——较竞品多50%以上；
• 机架：44OU ORW双宽机架，18个计算托盘加6个交换托盘，液冷快速接头，50V直流母线，整机重超7000磅（Hot Chips 2026口径）。

Helios的意义在于证明：不依赖专有互联协议，开放标准同样能撑起机架级系统。对担心NVIDIA锁定的云厂商与主权AI项目而言，UALink over Ethernet提供了真正的第二选择。

华为昇腾960超节点：换道超车的超大规模​

华为给出了截然不同的设计哲学——直接跳过"机架"这个尺度，以4096卡的超节点为单位构建系统：

• 全球首个NPO超节点，算力达8 EFLOPS FP8（FP4精度16 EFLOPS）；
• 1PB HBM，内存容量以"PB"计；
• 5500个Hi-ONE光引擎（单引擎7.2T）替代4.8万颗800G光模块，节省550kW功耗；
• 可用度99.8%；
• 集群可扩展至51.2万卡，多轨道拓扑支持100万卡。

4096卡 vs 72卡，不只是数字差异，而是设计哲学的分歧：NVIDIA与AMD把一个机架做成一台"计算机"，华为则把半个数据中心机房做成一个"计算节点"——用光互联（NPO）解决跨机架带宽衰减问题，用超节点内部的高速交换换取更大规模的统一调度域。

Bain的判断：从芯片规格到系统级整合​

Bain 2026报告给出了理解这场战争的钥匙：竞争优势正从芯片规格转向系统级整合。compute、memory、networking、power与software五个维度的协同设计能力，取代单卡FLOPS成为竞争的决定性因素。

与之相伴的是评价体系的迁移："每瓦token数"（tokens per watt）正在成为新的北极星指标。当电力成为第一约束，每消耗一瓦电力能产出多少token，直接决定了AI工厂的经济性——这比"峰值算力"诚实得多，因为前者同时反映了芯片效率、互联损耗、内存带宽与软件调度的综合水平。

两条路线：开放标准 vs 垂直整合​

机架级战争背后是两条路线的对抗：

路线	代表	互联标准	优势	风险
垂直整合	NVIDIA（NVLink/灵衢UnifiedBus）、华为	专有协议	端到端协同优化，性能上限高	生态锁定，客户议价力弱
开放标准	AMD Helios（UALink/UEC/OCP）	开放协议	供应链多元，无锁定	优化深度依赖联盟执行力

值得注意的是，NVIDIA的NVLink Fusion开放与华为的灵衢UnifiedBus生态，都在尝试"专有内核+开放外围"的中间态——完全的封闭或完全的开放可能都不是终局，机架级时代的第一性原理是：谁能定义互联标准，谁就掌握议价权。

小结​

NVL72、Helios与昇腾960超节点的三方对垒，宣告AI算力竞争进入"机架即计算机"的系统级时代：NVIDIA以Rubin GPU+Vera CPU+NVLink延续垂直整合，Qwen3-VL吞吐最高3.7倍、token成本最高降低10倍；AMD Helios以UALink over Ethernet与OCP开放标准证明第二条路可行，2.9 EF FP4、260TB/s scale-up带宽毫不逊色；华为昇腾960则以4096卡NPO超节点、1PB HBM的极端规格换道超车。Bain 2026报告说得透彻——竞争优势已从芯片规格转向系统级整合，"每瓦token数"成为新的北极星指标。72卡与4096卡的设计哲学差异，本质上是开放与整合两条路线对未来AI基础设施形态的不同押注。这场战争没有旁观者，采购方、云厂商与主权AI项目的每一次选择，都在为两条路线投票。

In the first half of 2026, the AI chip industry underwent a historic turning point — the center of gravity shifted from the "training race" to "inference efficiency," domestic chip market share broke 40% for the first time, NVIDIA built higher barriers with Blackwell Ultra, and the inference-specific chip track bloomed in diversity.

---

I. Compute Doubles Again: NVIDIA Blackwell Ultra Launch (June 1)​

On June 1, 2026, NVIDIA CEO Jensen Huang unveiled the new-generation AI chip Blackwell Ultra at Computex 2026 (Taipei), setting a new starting line for the AI infrastructure race over the next two years.

Key Specs​

Metric	Blackwell Ultra	B200	Improvement
FP8 compute	20 petaFLOPS	~10 petaFLOPS	100%
Architecture	Blackwell Ultra	Blackwell	Upgrade
Expected delivery	2027 Q1	2026 Q1	—
Positioning	Hyperscale training + inference	Training + inference	Flagship

Industry Significance​

1. Direct impact of doubled compute: 20 petaFLOPS FP8 means training time for hundred-billion-parameter models drops sharply; trillion-parameter model training moves from "scientific experiment" to "engineering routine"
2. System-level balance: Blackwell Ultra is not just a chip but a system-level engineering breakthrough across NVLink, HBM, cooling, and power delivery
3. Roadmap certainty: The Q1 2027 delivery timeline lets cloud vendors and AI labs plan infrastructure budgets 18 months ahead

Challenges​

• Energy crisis: Doubled performance comes with sharply higher power; datacenter power and cooling design face extreme challenges
• Accessibility: Top-tier compute goes first to top cloud vendors; how smaller developers and research institutes reach compute at reasonable cost via cloud services
• Software stack adaptation: New hardware needs matching CUDA versions and framework support; software ecosystem maturity becomes the key bottleneck for compute conversion

---

II. Domestic AI Chips: The Tipping Point from "Usable" to "Good"​

On June 16, 2026, Xinchuang World published "2026 China Domestic AI Chip Vendor Capability Quadrant", clearly outlining the overall domestic landscape.

2.1 Capability Quadrant Ranking​

Quadrant	Representative Vendors
Leader quadrant	Huawei Ascend, Hygon, Cambricon, Alibaba T-Head, Moore Threads
Visionary quadrant	Baidu Kunlunxin, Biren, Enflame, Iluvatar, HardyVision
Contender quadrant	TSINGMICRO, Black Sesame, SemiDrive, Lisuan, Houmo
Challenger quadrant	Denglin, Zhicun, VeriSilicon, Rockchip, Intellifusion

2.2 Huawei Ascend: The Anchor of Domestic Compute​

Market Position​

• In 2025, Ascend series shipped 812,000 units, capturing 49% of the domestic AI accelerator card share, firmly No.1 domestically
• Ascend 950PR single-card FP8 compute reaches 1P (PetaFLOPS), FP4 compute reaches 2P
• Inference performance is about 2.87x that of NVIDIA H20, priced at only 72,000-75,000 RMB, a significant price/performance advantage

Full-Stack Advantage​

Huawei's "device-network-cloud-chip" integrated strategy is Ascend's core moat:

• Chip design: Da Vinci 3.0 architecture iterating continuously
• OS: HarmonyOS/Euler OS deeply optimized
• Networking: Euler network protocol stack
• Cloud: Huawei Cloud ModelArts platform seamlessly integrated

Latest Progress​

• On June 5, 2026, Shenzhen Hetao College, together with HIT (Shenzhen) and Huawei, completed full-parameter post-training of a 1.6-trillion-parameter DeepSeek V4 Pro model on an Ascend 910C cluster
• This is the first time domestic AI chips completed trillion-parameter-level model training, marking "domestic substitution" moving from inference to training

2.3 Cambricon: The First Profitable Domestic AI Chip Benchmark​

Performance Explosion​

Metric	Full-year 2025	2026 Q1	YoY Growth
Revenue	6.497B RMB	2.885B RMB	+453% / +160%
Net profit	2.059B RMB (first annual profit)	1.013B RMB	— / +185%

Core Product: Siyuan 590​

• In DeepSeek R1 inference scenarios, TPS reaches 942, about 50% higher than H20
• Years of joint optimization with ByteDance; strongest short-term cloud inference deployment capability
• Of 2.885B RMB Q1 2026 revenue, Siyuan 590 contributed over 70%

Potential Risks​

Absent from the 2nd 2026 "Safe and Reliable Evaluation Results Announcement"; the reason is unclear and will affect its domestic government/enterprise market performance.

2.4 TSINGMICRO: The "Third Route" of Reconfigurable Chips​

Technical Route​

TSINGMICRO adopts a reconfigurable dataflow architecture同源 with Groq LPU, finding a balance between GPU generality and ASIC extreme efficiency.

Metric	TSINGMICRO TX81	Traditional GPU	Advantage
Inference cost	Baseline	+100%	Reduced 50%
Energy efficiency	Baseline	Baseline	3x improvement
Architecture	Reconfigurable dataflow	SIMT/SIMD	Better for inference

Deployment Progress​

• Cumulative shipments of reconfigurable chips exceed 30 million units
• Scaled deployment in a dozen-plus thousand-card-scale intelligent computing centers nationwide
• Has begun A-share IPO tutoring; likely to become the "first reconfigurable chip stock"

---

III. The Inference Chip Track: Core Signal of the Industry Shift​

On June 4, 2026, TrendForce published a deep report "The Era of Inference Economy: The Rules of AI Chips Are Being Rewritten," pointing out that the compute competition center of gravity is shifting from training to inference.

3.1 Why Now?​

Cost Structure Changed​

• Training is a one-time cost: Once a model is trained, marginal cost approaches zero
• Inference is a recurring cost: Every API call, every generated token represents compute consumption and gross-margin pressure
• Per-unit inference cost and energy efficiency directly affect gross margin and scale-expansion capability

Model Compression Tech Matured​

• 1.58-bit quantization and weight pruning let models maintain inference accuracy at extremely low memory footprint
• MoE (Mixture of Experts) architecture activates only a few expert sub-networks per inference via "partial wake-up," greatly reducing actual computation
• The rise of slimmed models provides commercial viability for hard-wired inference chips

3.2 NVIDIA's $20B Bet: Acquiring Groq (December 2025)​

On December 24, 2025, NVIDIA acquired Groq's inference technology license and core team for $20 billion, one of NVIDIA's largest M&A/tech acquisitions ever.

Strategic intent:

1. Fill the inference gap: NVIDIA GPU is unshakable in training, but inference efficiency was never its strongest suit
2. Counter specialized inference chips: Cerebras, Taalas, SambaNova and other startups are eroding the inference market
3. Position for Agentic AI: Agentic AI needs extremely low-latency, high-throughput inference

3.3 Taalas HC1: Proof of Concept for Hard-Wired Inference​

On February 20, 2026, Canadian AI chip startup Taalas launched inference chip Taalas HC1, directly etching Meta's open-source AI model Llama 3.1 8B into the chip.

Key Metrics​

Metric	Taalas HC1	NVIDIA B200 (throughput optimized)	Advantage
Inference rate	16,960 tokens/s/user	Baseline	~4-5x
Cost per million tokens	0.75 cents	3.79 cents	Reduced 80%
Power	~250W	~700W	Reduced 64%
Process	TSMC N6	TSMC 4nm	More mature
HBM	❌ Not used	✅ HBM3e	Lower cost

Technical Principle​

Taalas HC1 uses an aggressive Computing-in-Memory (CIM) implementation:

• Model weights directly固化 in Mask ROM (fully hardware-defined)
• On-chip SRAM handles dynamic data (KV cache and LoRA fine-tuning weights)
• Only 2 mask layers need modification to produce a dedicated chip for another AI model; turning an AI model into a physical chip takes only 2 months

Limitations​

• Lack of flexibility: Hard-wiring cannot cope with rapidly iterating model updates
• Ecosystem barrier: The current cloud market still relies on general-purpose platforms; customers may prefer flexible solutions that upgrade with models
• NRE cost: High one-time engineering cost, requiring sufficient deployment scale to amortize

3.4 Cerebras: The IPO Path of Wafer-Scale Integration​

On May 14, 2026, Cerebras Systems officially listed on NASDAQ, becoming the first wafer-scale AI chip company to go public.

Core Technology: Wafer-Scale Integration (WSI)​

• WSE-3 (third-gen wafer-scale engine): An entire 12-inch wafer as a single chip
• 44GB on-chip SRAM: No external HBM, eliminating the memory bandwidth bottleneck
• 21 PB/s bandwidth: On-chip communication bandwidth, thousands of times that of GPUs
• Partnership with OpenAI: Signed a 3-year, 750MW, $20B+ compute cooperation agreement

IPO Significance​

Cerebras's listing marks the maturation of the inference-specific chip track:

1. Capital markets begin pricing such companies
2. Proves "non-GPU" technical routes have commercial viability
3. Provides valuation references for other inference chip startups (Groq, SambaNova, Taalas, etc.)

3.5 Inference Chip Landscape: Multiple Technical Routes Coexist​

Company	Technical Route	Core Advantage	Representative Product
Taalas	Hard-wired (Mask ROM)	Extreme inference efficiency, low cost	HC1
Cerebras	Wafer-scale integration (WSI)	Ultra-high bandwidth, large-model inference	WSE-3
Groq	SRAM-first architecture	Deterministic latency, high throughput	LPU (acquired by NVIDIA)
d-Matrix	Digital in-memory compute (DIMC)	More flexible than hard-wiring	Corsair
Etched	Hard-wired Transformer	Works for all Transformer models	Sohu
Axelera AI	Digital in-memory compute (D-IMC) + RISC-V	High energy efficiency	Metis AIPU

TrendForce predicts:

• General-purpose GPUs still dominate training and multi-model environments
• But in mature, predictable scenarios, general-purpose GPU profit margins will be compressed
• The industry shifts from general compute monopoly to a dual-track structure of general + specialized coexistence

---

IV. Overall Domestic AI Chip Landscape in H1 2026​

4.1 Industry Enters Scale-Up Phase​

Metric	2025	2026 Q1	Trend
Domestic AI accelerator shipments	1.65M units (41% share)	—	Rising
Total China AI accelerator shipments	~4M units	—	—
Hygon revenue growth	—	Doubled	↑
Cambricon revenue growth	—	+160%	↑
Moore Threads revenue growth	—	Doubled	↑

Leading vendors collectively entered the revenue realization channel, moving from "technical validation" to "scale commercialization."

4.2 Three Core Development Trends​

Trend 1: Capitalization Wave Reshapes the Landscape​

• Late 2025 to early 2026: Moore Threads, Iluvatar listed on the STAR Market
• Biren listed on the Hong Kong stock exchange
• Enflame STAR Market IPO accepted
• Kunlunxin, T-Head initiated listing processes
• TSINGMICRO, HardyVision and others advancing IPOs

Capitalization brings dual effects:

• ✅ Positive: Supports R&D and ecosystem building
• ⚠️ Negative: Valuation bubbles and revenue realization pressure

Trend 2: Capacity Becomes the Biggest Constraint Variable​

The contradiction between explosive domestic AI chip demand and limited advanced-process capacity is sharpening:

Vendor	Advanced-process capacity need	Actually obtained
Huawei Ascend	15K wafers/month (7nm-class)	Priority guaranteed
SMIC total capacity	~20K wafers/month (7nm-class)	—
Other vendors	~5K wafers/month combined	Extremely tight

Whether stable wafer capacity can be secured directly determines vendor survival. Cambricon's 75.4% inventory-to-revenue ratio is essentially a lock on capacity.

Trend 3: Competition Shifts from "Usable" to "Good"​

Early competition focused on "can it run the model"; now it's about "runtime efficiency, deployment cost":

Dimension	"Usable" era	"Good" era
Hardware performance	Can it run the model	Runtime efficiency, energy efficiency
Software stack	Basic adaptation	Maturity, framework breadth
Ecosystem	Existence	Developer community activity
Deployment cost	Insensitive	Core competitive factor

---

V. H2 2026 Outlook​

5.1 Upcoming Key Events​

Time	Event	Impact
2026 Q3	NVIDIA Rubin architecture details revealed	Next-gen flagship specs unveiled
2026 Q3	Huawei Ascend 950PR/950DT formally launched	New benchmark for domestic inference chips
2026 Q4	AMD MI350X scaled delivery	NVIDIA Blackwell competitor
2026 Q4	Cambricon Siyuan 690 launch (est.)	New-gen training chip
2027 Q1	NVIDIA Blackwell Ultra delivery	New compute benchmark lands

5.2 Key Competitive Factors Over the Next Three Years​

1. Wafer capacity access: Advanced-process capacity is a scarce resource; vendors tied to SMIC and TSMC have inherent advantages
2. Capital operation efficiency: The IPO window is limited; raising enough capital on the market determines R&D sustainability
3. Software ecosystem depth: Hardware performance is only the entry ticket; software stack maturity, framework adaptation breadth, and developer community activity are the core moat

---

VI. Conclusion: A Diverse Ecosystem Will Eventually Form​

In H1 2026, the AI chip industry is undergoing a historic transition from "one dominant player" to "pluralistic coexistence."

• NVIDIA builds higher training barriers with Blackwell Ultra while laying out inference efficiency via the Groq acquisition
• Huawei Ascend holds the domestic compute baseline with full-stack capability; 950PR begins to surpass H20 in inference
• Cambricon proves the commercial viability of domestic AI chips by turning profitable first; Siyuan 590 surpasses international rivals in specific scenarios
• Cerebras, Taalas and other inference-specific chip companies opened a "non-GPU" third route
• TSINGMICRO's reconfigurable architecture provides a diversified technical route choice for China's AI chips

Over the next three years, the domestic AI chip endgame will form a pluralistic ecosystem where GPU, ASIC, and reconfigurable computing three technical routes coexist, with cloud and edge developing in coordination. "Domestic substitution" is no longer a slogan, but an industrial reality happening now.

---

Data sources:

• Xinchuang World "2026 China Domestic AI Chip Vendor Capability Quadrant" (2026-06-16)
• TrendForce "The Era of Inference Economy: The Rules of AI Chips Are Being Rewritten" (2026-06-04)
• RayByte "Compute Doubles! NVIDIA Blackwell Ultra Chip Launched" (2026-06-02)
• Official financial reports and announcements of each company

Related reading:

• Huawei Ascend 910C Specs Deep Dive
• Full Comparison Table

---

On June 1, 2026, NVIDIA founder and CEO Jensen Huang officially announced at COMPUTEX 2026 (Taipei) that: the Vera Rubin platform has entered full production. This marks a fundamental paradigm shift for AI hardware from "discrete accelerators" to "integrated AI factories."

Key Highlights​

• Rubin GPU: Next-gen AI compute chip, FP4 compute is 3.6× that of Blackwell
• Vera CPU: 88 custom Arm cores (176 threads), replacing the Grace CPU
• NVLink 6: GPU-to-GPU interconnect bandwidth reaches 260 TB/s (double Blackwell)
• CX8 SuperNIC: 800Gb/s network, ConnectX-9 link reaching 28.8 TB/s
• HBM4 memory: 288GB per chip, 13 TB/s bandwidth
• Agentic throughput: 10× over Grace Blackwell

Complete Vera Rubin Platform Specs​

Vera Rubin is not a single GPU but a complete AI factory platform comprising 7 chips:

Chip	Type	Purpose
Rubin GPU	Main AI compute chip	Training + inference
Rubin Ultra GPU	Flagship version	Ultra-scale inference
Vera CPU	CPU paired with Rubin	Host CPU + data preprocessing
NVLink 6	Interconnect chip	High-speed GPU interconnect (260 TB/s)
CX8 SuperNIC	NIC	800Gb/s network
XDR 800G switch	Datacenter network	Cross-rack communication
Rubin Platform POD	Whole cabinet	Pre-configured AI factory (144 GPUs)

Rubin GPU Detailed Specs (estimated)​

Parameter	Rubin GPU	Rubin Ultra	Blackwell (B200)
Architecture	Rubin	Rubin Ultra	Blackwell
Process	TSMC 3nm (est.)	TSMC 3nm	TSMC 4NP
Memory	288GB HBM4	288GB HBM4E (est.)	192GB HBM3e
Memory bandwidth	13 TB/s	13+ TB/s	8 TB/s
FP4 compute	~3,600 TFLOPS (est.)	~5,000 TFLOPS (est.)	2,250 TFLOPS
TDP	1,000W (est.)	1,200W (est.)	700-1000W
Interconnect	NVLink 6 (260 TB/s)	NVLink 6	NVLink 5 (1800 GB/s)
Mass production	2026 Q3	H2 2027	2024 Q4

📌 Note: Rubin's exact specs are not fully public yet; some values above are estimates.

Vera CPU: The New Host CPU Replacing Grace​

Vera CPU is NVIDIA's self-designed Arm-architecture CPU, replacing the previous Grace CPU:

Parameter	Vera CPU	Grace CPU
Cores	88 cores (176 threads)	72 cores (144 threads)
Architecture	Custom Armv9 (est.)	Arm Neoverse V2
Interface	NVLink 5.0 (1.8 TB/s)	NVLink 4.0 (900 GB/s)
TDP	~500W (est.)	350-500W
Purpose	AI factory Host CPU	HPC / AI Host

Key upgrade: Vera's co-design with the Rubin GPU achieves end-to-end optimization in compute, data loading, and preprocessing, comparable to Google TPU 8t's Arm Axion integration.

Performance vs Blackwell​

NVIDIA officially claims that under the same POD configuration (144 GPU chips):

Metric	Grace Blackwell (GB200 NVL72)	Vera Rubin NVL144	Improvement
FP4 compute	1.1 PFLOPS	3.6 PFLOPS	3.3×
Memory capacity	288GB×72 = 20.7TB	288GB×144 = 41.4TB	2×
Memory bandwidth	8 TB/s×72	13 TB/s×144	~3.3×
NVLink bandwidth	1800 GB/s×72	260 TB/s (full POD)	~2×
Agentic throughput	Baseline	10×	10×
Performance per watt	Baseline	25× (vs CPU alone)	25×

💡 Why "10× agentic throughput"? Agentic AI workloads differ from training/inference: one prompt may trigger multiple stages including reasoning, retrieval, tool calls, and response generation, involving thousands of steps. The Rubin platform is optimized for this long-chain, high-concurrency workload.

MGX Third-Gen Rack-Scale System​

Vera Rubin adopts the MGX third-gen open rack-scale system design:

• Five-rack synergy: Vera Rubin NVL72 system + Vera CPU + Groq 3 LPX + Vera BlueField-4 STX storage + Spectrum-6 SPX Ethernet
• Global supply chain: 30 countries, 350+ factories, hundreds of partners (Dell, HPE, Lenovo, Supermicro, Asus, Foxconn, etc.)
• Spectrum-X Ethernet silicon photonics: World's first switch based on CPO (co-packaged optics) supporting 200Gb/s SerDes, now in mass production

Mass Production Timeline​

Time	Event
Jan 2026	CES 2026 first unveils Rubin platform
June 1, 2026	COMPUTEX 2026 announces full production
Fall 2026	Vera Rubin officially starts mass production and shipment
H2 2027	Rubin Ultra launch (HBM4E upgrade)
2028	Feynman architecture (next gen)

AI Factory: From Selling Chips to Selling "Smart Production Lines"​

Huang said something at the launch that shook the industry:

"Rubin's Agentic AI throughput is 10× that of Blackwell. Rubin is a complete AI factory platform."

This marks a fundamental shift in NVIDIA's business model:

• Past: Sold GPUs (H100/B200), customers built systems themselves
• Now: Sells "complete AI factory solutions" (Vera Rubin POD), including GPU, CPU, network, storage, software stack
• Future: Becomes the "TSMC" of global AI infrastructure (providing smart production capacity)

vs Competitors​

Vendor	Product	Positioning	Advantage	Disadvantage
NVIDIA	Vera Rubin	Complete AI factory solution	Most complete ecosystem, most mature software	Expensive, extremely high power
AMD	MI455X (MI400 series)	Training competitor	Price/performance, open ecosystem	Software ecosystem gap
Google	TPU 8i/8t	Cloud training/inference	Deep Gemini integration	Google Cloud only
Huawei	Ascend 910C/950	Domestic substitution	China localization, AscendMind framework	Affected by export controls

Industry Impact​

1. AI labs: Frontier model training time shrinks from "months" to "weeks"
2. Cloud providers: Must decide whether to procure Vera Rubin POD (conflicts with self-developed chip strategy)
3. Hyperscale datacenters: AI factory becomes a new competitive dimension (whoever has the strongest compute can train the strongest model)
4. Domestic chips: Ascend 910C/950, Cambricon MLU590, etc. must catch up to Blackwell in 2026-2027, or the gap will widen to the Rubin era

Related Chips​

• NVIDIA Rubin R200 - Rubin architecture GPU detailed specs
• NVIDIA Vera CPU - Vera CPU detailed specs
• NVIDIA B200 - Previous-gen Blackwell architecture
• AMD MI455X - Direct competitor (MI400 series)

References​

• NVIDIA Blog: Vera Rubin Full Production
• COMPUTEX 2026 Keynote
• NVIDIA Official Newsroom

---

This article is compiled from NVIDIA official announcements and public materials. Some specs are estimates, subject to final official release.