6 posts tagged with "CloudMatrix"

2026 年 9 月 17 日，华为全联接大会 2026 在上海世博中心启幕。华为副董事长、轮值董事长汪涛发布了业界首个采用 NPO（近封装光学）技术的昇腾 960 超节点。这套系统最刺眼的三个数字是：单节点 4096 卡、8 EFLOPS FP8 算力、1PB HBM 容量。发布会把"超节点"从概念推到了工程现实，但发布本身与规模商用之间仍隔着产能、良率与运维三道关口。

为什么 960 一定要走 NPO​

汪涛给出的动机非常直接：在传统计算架构下，集群规模扩大时资源利用率反而下降。10 万卡集群的实际模型算力利用率（MFU）仅约 20%，大量算力在等待通信完成。据华为马尔科夫实验室仿真结果，由 4K 超节点组成的 10 万卡集群，相比 8 卡服务器组成的同规模集群，MFU 可提升 2.75 倍。

另一位华为高管在发布后补充了更尖锐的对比：当前十万卡级集群行业普遍 MFU 不足 30%，七成资源消耗在故障与修复环节；而 10 万亿参数大模型训练，MFU 每提升 1 个百分点，训练周期就能缩短 3 天。

这一组数字解释了超节点为何成为必选项。当 SOTA 模型参数规模进入 10 万亿级，瓶颈已经不在单卡峰值算力，而在通信与可用度。

维度	传统多机集群	昇腾 960 超节点
单节点规模	8 卡服务器为基本单元	最大扩展至 4096 卡
内存模型	各节点独立内存	灵衢协议实现内存统一编址
算力规模	无统一口径	8 EFLOPS FP8、16 EFLOPS FP4
HBM 容量	分散	1PB HBM 容量
互联方式	大量 800G 光模块	5500 个 Hi-ONE NPO 模块
系统可用度	受故障修复拖累	官方称达 99.8%

Hi-ONE：把光引擎搬进封装内​

昇腾 960 最大的技术亮点是首次商用 Hi-ONE NPO 近封装光学方案。据公开报道，Hi-ONE 是业界首个具备量产能力的 NPO 产品，也是目前行业传输容量最大的 NPO 产品，并且是唯一实现内置光源的 NPO 产品，单引擎传输容量达 7.2T。

它的降本账算得清楚：整套昇腾 960 超节点使用 5500 块 NPO，替代原本需要 4.8 万颗 800G 光模块，减少 550 多千瓦功耗，同时将系统无故障运行时间提升一倍。此外华为已在国际标准组织 OIF 提出 NPO 标准立项建议，试图推动产业生态成型。

配套的灵衢互联架构同样激进。据华为常务董事、ICT BG CEO 杨超斌介绍，灵衢将十余种互联协议统一为灵衢协议，互联带宽从百 GB 级提升至 TB 级，RTT 通信时延从 7 微秒压缩至 2 微秒。在设备侧，华为发布了覆盖柜内、跨柜与集群三级互联的灵衢互联设备，柜内互联刀片实现零电缆，一个 4096 超节点可节省 196 公里铜缆。

现实的挑战：发布不等于交付​

发布会热度之外，有几个必须清醒看待的点。

首先是量产与产能。Hi-ONE 号称"业界首个具备量产能力"，但"具备量产能力"与"大规模稳定量产"之间仍有距离。昇腾 950 系列规划 2026 年出货 75 万片，这本身已是极高的供应链压力，960 作为更大规模的系统级产品，供应链复杂度远高于单卡。

其次是规模化验证。截至 2026 年 9 月，昇腾超节点已规模商用 1000 多套，应用于互联网、运营商、金融、教育、医疗、交通、制造等行业；昇腾 384 超节点已商用超 750 套。但 960 超节点目前仍处于发布阶段，尚无公开的规模商用交付数据。

第三是成本门槛。4096 卡单节点意味着超 1000 平方米的占地与极大的电力需求（据公开报道，基于昇腾 950DT 的 Atlas 950 超节点满配 8192 卡，占地约 1000 平方米）。这种配置目前只有头部互联网厂商、运营商与国家级算力中心有能力消化。

研判​

从 910C 超节点到 950 再到 960，华为的战略主线很清晰——"超节点加集群"的系统级架构创新，而非单纯堆单卡算力。多个昇腾 960 超节点采用灵衢或 RoCE 连接可构建更大规模集群，通过二层 CLOS 四平面组网，最大集群规模可达 51.2 万卡，再结合多轨道拓扑技术最大可支持 100 万卡集群。

这条路线的挑战不在技术叙事，而在工程兑现：NPO 光引擎的良率、液冷系统的长期可靠性、以及从千卡到 4096 卡规模下真正的 MFU 数据，都需要时间检验。对采购方而言，960 的意义在于它把"卡级国产替代"推进到了"系统级自主架构"，这一步比任何单卡参数都更重要。等待 960 商用超节点的第一批公开实测与稳定运行数据，才是判断其成色的关键。

2026 年 9 月 17 日，华为全联接大会（HC2026）上海站，华为轮值董事长汪涛官宣昇腾960 超节点——全球首个采用 NPO（近封装光学）技术的超节点。4096 卡、8 EFLOPS FP8、1PB HBM，加上提前三个季度就绪的 960DT，华为把"系统级算力"的赌注又加大了一档。

一、HC2026 发布：单节点 4096 卡意味着什么​

先看官方口径的核心数字：

指标	昇腾 950 超节点	昇腾 960 超节点
单节点卡数	1024 卡（WAIC 2026 展出）	4096 卡
FP8 算力	8 EFLOPS（8192 卡满配）	8 EFLOPS（单节点）
FP4 算力	16 EFLOPS（8192 卡满配）	16 EFLOPS（单节点）
HBM 总容量	1152 TB（8192 卡满配）	1 PB（4096 卡）
互联 RTT	3 μs	2 μs（全域 D2D）
光互联	灵衢 2.0 总线	NPO 光引擎 Hi-ONE

一个直观的对比：950 超节点需要 8192 卡满配才能达到的 8 EFLOPS FP8，960 超节点在单节点 4096 卡内即已实现——这背后是单卡规格翻倍与光互联密度提升的叠加。芯片侧，昇腾960DT 升级至 Da Vinci v6 架构：FP8 2 PFLOPS、FP4 4 PFLOPS、288GB 自研 HBM、9.6 TB/s 带宽，各项指标较 950 系列全部翻倍，华为称这一路径为"韬定律"。双版本节奏同样清晰：960DT 配风冷超节点 Atlas 860，960PR 配液冷超节点 Atlas 960，分别于 2027 年 Q2、Q3 上市。

二、NPO 光互连：一场功耗与密度的革命​

超节点规模越大，互联越是命门。传统可插拔光模块的功耗与密度，正是把超节点从"千卡"推向"万卡"的最大障碍。昇腾960 超节点的答案是 NPO（Near-Package Optics，近封装光学）：

• 5500 个 Hi-ONE 光引擎替代 48000 颗 800G 光模块，单引擎传输容量 7.2T，是业界首个量产、当前传输能力最大、唯一内置光源的 NPO 产品；
• 系统功耗降低超 550 kW——相当于省出一个中型数据机房的总功率；
• 无故障运行时间提升一倍，整体可用度达 99.8%。

华为选择 NPO 而非更激进的 CPO，理由是工程务实：NPO 在保留光引擎独立性的同时实现光电近距离握手，规避了 CPO 在可靠性、可制造性、可维护性上的难题，并延续现有光模块产业生态。

对照海外路线，这条路径的差异非常明显：NVIDIA 的 NVL72 系列在机柜内坚持铜互连（NVLink 铜背板），AMD 亦以铜互连为主、借助 UALink 开放生态扩展机柜间网络。铜互连在 72–144 卡尺度上功耗与成本占优，但要再往上走一个数量级，光进铜退几乎是必然。昇腾960 用 NPO 直接把光互联压进超节点内部，是在用互联架构换规模上限——这也是 4096 卡得以成立的前提。华为马尔科夫实验室的仿真给出了一组佐证：4K 超节点组成的 10 万卡集群，相比 8 卡服务器组网，MFU 提升达 2.75 倍——传统架构下，集群内通信要吃掉超过 40% 的训练时间。

三、4096 卡 vs NVL72：两种规模哲学​

把昇腾960 超节点与 NVIDIA NVL72 放在一起，看到的不是同一张设计图的两个版本，而是两种哲学：

维度	NVIDIA NVL72	昇腾960 超节点
单节点规模	72 卡	4096 卡
互联介质	铜背板（NVLink）	NPO 光引擎（Hi-ONE）
设计逻辑	小域高带宽、机柜间以太网扩展	大域统一内存、集群级扩展

NVL72 的思路是把最紧密的互联限制在 72 卡的小域内，用成熟的铜互连控制功耗，再靠网络横向扩展；昇腾960 则把"超节点"的边界直接推到 4096 卡，用统一内存编址和 2 μs 全域 RTT 让整个节点在逻辑上"像一台机器"。单卡绝对性能仍落后 NVIDIA 旗舰一代的背景下，华为选择用更大的 Scale-Up 域弥补代差——评估国产算力，不能只比单芯片 PFLOPS。

四、提前三个季度：执行信号与一年一代路线图​

比规格更值得注意的是节奏：昇腾960DT 较原计划提前三个季度就绪，960PR 提前一个季度。在先进制程受限的环境里，提前就绪意味着供应链、封装、整机调测的每一个环节都被压缩过——这是执行力的信号，也是对客户交付承诺的背书。

路线图同步浮出水面：2028 年昇腾970、2029 年昇腾980，"一年一代"的迭代节奏与算力规格持续翻倍的韬定律并列官宣。而 960 的部署底盘已经就位——昇腾910C 超节点已部署超 1000 套，950 超节点规模商用，CANN 外部开发者占比升至 61%、月活开发者突破 5200 人。

配套系统同步升级：鲲鹏 TaiShan 950 超节点支持全光组网下 4096 节点、256TB 统一内存池；OceanStor M900 上下文内存存储基于灵衢总线一跳直连 PB 级 KV Cache，把推理时代的上下文瓶颈纳入系统级解法。集群扩展路径上，多个 960 超节点经灵衢网络或 RoCE 互联可达 51.2 万卡，叠加多轨道拓扑后支持 100 万卡集群。

小结​

昇腾960 超节点的故事有三层：工程层面，NPO 光互连用 5500 个光引擎换下 4.8 万颗光模块、省电 550 kW，把光互联提前压进超节点内部，走出了与 NVIDIA 铜互连不同的路线；架构层面，4096 卡对 72 卡，是以更大的 Scale-Up 域对冲单卡代差的规模哲学；执行层面，960DT 提前三个季度就绪，让"一年一代"从路线图变成了可以兑现的承诺。2027 年 Q2 上市在即，真正的考验将是：这 4096 卡的野心，能否按期变成机房里实际运转的算力。

当超节点从 72 卡扩张到 4096 卡，铜缆互连在功耗与距离面前彻底缴械。2026 年 9 月，华为发布全球首个采用 NPO（近封装光学）技术的超节点，用 5500 个光引擎替代 4.8 万颗 800G 光模块、省电 550kW——"光进铜退"从口号变成了工程现实。

可插拔光模块的功耗天花板​

传统数据中心组网依赖可插拔光模块：交换机面板上插着 400G、800G 的模块，通过光纤连接各节点。这套体系成熟、可维护，但在 AI 超节点规模下撞上了天花板。

华为披露的数字最具说服力：若用传统方案支撑昇腾 960 超节点的组网需求，需要约 48000 颗 800G 光模块。每颗 800G 可插拔模块功耗约 15-25W，4.8 万颗意味着仅光互连部分就要消耗兆瓦级电力，还不算 SerDes 链路、面板空间与故障率代价。更进一步，可插拔模块的 DSP 重定时环节占据了模块功耗的大头，且离交换芯片越远、信号损耗越大——模块越密，这场"功耗税"越重。

对于动辄数千卡、训练十万亿参数模型的超节点而言，光互连的功耗与可靠性直接决定了系统能建多大。这就是"光进铜退"的起点：把光引擎从面板挪到芯片身边，甚至塞进封装里面。

NPO、CPO、OIO：光互连技术梯队​

按光引擎与芯片的距离由远及近，光互连分为三个梯队：

技术方案	光引擎位置	功耗收益	工程成熟度	代表
可插拔光模块	交换机面板	基线	成熟，生态完整	传统数据中心组网
NPO 近封装光学	封装旁的基板上	显著降低，光源独立可换	已量产	昇腾 960 超节点 Hi-ONE
CPO 共封装光学	与交换芯片同封装	最大幅度降低	可靠性/可维护性待解	各厂商交换机路线图
OIO 光 IO	进入 GPU/芯片封装内部	终极形态	研究与早期验证	下一代超节点探索

NPO 与 CPO 的核心差异在于取舍：CPO 把光引擎与芯片放在同一封装，光电距离最短、功耗最低，但激光器故障要更换整个昂贵封装，可靠性与可制造性一直是拦路虎；NPO 则把光引擎放在封装之外的基板上，保留"独立可插换"的维护性，同时实现光电近距离握手。华为明确解释过为何 960 超节点选择 NPO 而非 CPO：规避 CPO 的可靠性、可制造性、可维护性难题，并延续现有光模块产业生态——这是工程务实主义的典型选择。OIO 则更激进，目标是把光 IO 直接做进 GPU 封装，与 HBM、die 一起共封装，被视为超节点互连的远期方向。

华为 Hi-ONE 案例精算：5500 引擎 vs 4.8 万模块​

昇腾 960 超节点的 NPO 方案给出一组可以精算的对比：

指标	传统可插拔方案	昇腾 960 NPO 方案
光互连器件	~48000 颗 800G 光模块	5500 个 Hi-ONE 光引擎
单器件容量	800G	7.2T（单引擎）
功耗	基线	降低超 550 kW
无故障运行时间	基线	提升一倍
整体可用度	—	99.8%

三个要点值得展开：

1. 单引擎容量 7.2T：一颗 Hi-ONE 顶 9 颗 800G 模块，器件数量骤降一个数量级，故障点随之大幅减少——这是无故障运行时间翻倍的直接来源；
2. 省 550kW 意味着什么：550kW 约等于把整个 Vera Rubin NVL72 机柜（约 180kW TDP）的耗电省出近三台，省下的不仅是电费，更是散热系统的建设成本；
3. 唯一内置光源：Hi-ONE 是业界首个量产、当前传输能力最大且唯一内置光源的 NPO 产品，内置光源意味着激光器与引擎协同设计，省去外置光源的耦合损耗。

配合灵衢 UnifiedBus 全域 D2D 互连（RTT 2μs），这套光互连底座支撑起单节点 4096 卡、8 EFLOPS FP8、1PB HBM 的超节点规模。

光互连对超节点规模的意义：72 卡到 4096 卡的物理前提​

超节点的本质是让大量卡共享统一内存编址、像一台机器一样工作，而互连带宽与时延是规模的第一性约束。华为仿真数据：4K 超节点组成的 10 万卡集群，相比传统 8 卡服务器组网，MFU 提升 2.75 倍——因为在传统架构下，集群内通信占用训练时间超过 40%。

从 72 卡（NVL72 级别）到 4096 卡（昇腾 960 超节点），跨了两个数量级，物理上只有光互连能同时满足带宽密度、传输距离和功耗预算。NPO 把光链路推进到基板级，使跨机柜、跨机行的卡间通信时延降到微秒级，"逻辑上的一台机器"才有了物理载体。再往上，多个 960 超节点经灵衢网络或 RoCE 互联，最大可扩展到 51.2 万卡乃至 100 万卡集群——光互连是这一切的物理前提。

硅光、VCSEL、EML：技术路线与投资热​

光互连的爆发也点燃了产业链与资本市场：

• EML 激光器：相干与高速光模块的核心光源，分析师口径显示 Lumentum 持有约 60% 的 EML 市场份额，是本轮"光进铜退"最直接的受益者之一；
• 硅光集成：把调制器、波导、探测器集成在硅片上，与 CMOS 工艺兼容，是 CPO/OIO 时代的主力路线；
• VCSEL 路线：Volantis 用类似 Face ID 的垂直腔面发射激光器连接 AI 芯片与内存芯片，主打短距、低成本，斩获 8800 万美元 A 轮融资；
• 加速器光互连创业潮：CScale 开发面向加速器的光互连技术，C 轮融资 1.45 亿美元；Upscale AI 推出多厂商芯片互联的 Token Fabric 平台，获 NVIDIA 参投（2026-10-08）。

从激光器材料、硅光工艺到系统级创业公司，资本正沿光互连链条全面下注——这与当年 HBM 军备竞赛的剧本如出一辙。

小结​

光互连不再是数据中心的"锦上添花"，而是超节点规模的"生死线"。可插拔光模块在 4.8 万颗的量级上暴露了功耗天花板，NPO 用 5500 个光引擎交出了省电 550kW、可用度 99.8% 的量产答卷，CPO 与 OIO 则代表着更彻底的光电融合。当卡间通信成为训练时间的大头，"光进铜退"就不再是技术偏好，而是算力扩张的唯一出路。

当GPU单卡性能提升越来越难，NVIDIA、AMD与华为不约而同地把战场转向了机架。Bain 2026报告指出，竞争优势正从芯片规格转向系统级整合——compute、memory、networking、power与software的整体协同，才是AI算力下半场的胜负手。

三方系统规格对照​

先看三家旗舰机架级系统的硬规格：

维度	NVIDIA Vera Rubin NVL72	AMD Helios	华为昇腾960超节点
计算单元	Rubin GPU + Vera CPU	72× MI455X + EPYC "Venice"（Zen 6，最高256核）	昇腾960
互联	NVLink	UALink over Ethernet	超节点互联 + Hi-ONE光引擎
内存/带宽	HBM4；AMD官方对比口径单卡288GB HBM4、22TB/s带宽	31TB HBM4，每GPU 23.3TB/s	1PB HBM
算力	—	整机架2.9 EF FP4、1.4 EF FP8	8 EFLOPS FP8（FP4为16 EFLOPS）
规模	72卡	72卡	4096卡，集群可扩至51.2万卡
出货时间	2026年下半年	Hot Chips 2026公布规格	—
性能提升	Qwen3-VL吞吐较GB300最高3.7倍；推理token成本降低最高10倍	scale-out 43TB/s（较竞品多50%以上）	全球首个NPO超节点

注：表中"—"为素材未公开项，不作估算。三家口径与测试条件不同，数值仅供方向性参考。

NVIDIA NVL72：垂直整合与生态开放并行​

NVIDIA Vera Rubin NVL72延续"机架即计算机"的路线：Rubin GPU搭配自研Vera CPU，通过NVLink将72颗GPU熔铸成一个计算整体。MLPerf v6.1中，其Qwen3-VL吞吐较GB300 NVL72最高提升3.7倍，NVIDIA更宣称推理token成本最高降低10倍。

但NVIDIA也在调整姿态：NVLink Fusion向合作伙伴开放，允许集成自定义CPU与芯片；同时推进NVHBM定制内存控制器计划（与亚马逊Annapurna Labs合作）。这是垂直整合帝国的"有限开放"——互联与内存标准仍然是NVIDIA掌控的枢纽，但入口已经打开。

AMD Helios：开放标准路线的全面出击​

AMD Helios选择了另一条路：基于OCP开放标准构建，与Meta共同研发ORW（Open Rack Wide）设计。整机构成包括：

• 计算：72颗MI455X，整机架2.9 EF FP4、1.4 EF FP8；
• CPU：EPYC "Venice"（Zen 6架构，最高256核）；
• 网络：Pensando Vulcano 800G AI NIC，UALink over Ethernet互联；
• 内存：31TB HBM4，每GPU 23.3TB/s，scale-up总带宽260TB/s，scale-out带宽43TB/s——较竞品多50%以上；
• 机架：44OU ORW双宽机架，18个计算托盘加6个交换托盘，液冷快速接头，50V直流母线，整机重超7000磅（Hot Chips 2026口径）。

Helios的意义在于证明：不依赖专有互联协议，开放标准同样能撑起机架级系统。对担心NVIDIA锁定的云厂商与主权AI项目而言，UALink over Ethernet提供了真正的第二选择。

华为昇腾960超节点：换道超车的超大规模​

华为给出了截然不同的设计哲学——直接跳过"机架"这个尺度，以4096卡的超节点为单位构建系统：

• 全球首个NPO超节点，算力达8 EFLOPS FP8（FP4精度16 EFLOPS）；
• 1PB HBM，内存容量以"PB"计；
• 5500个Hi-ONE光引擎（单引擎7.2T）替代4.8万颗800G光模块，节省550kW功耗；
• 可用度99.8%；
• 集群可扩展至51.2万卡，多轨道拓扑支持100万卡。

4096卡 vs 72卡，不只是数字差异，而是设计哲学的分歧：NVIDIA与AMD把一个机架做成一台"计算机"，华为则把半个数据中心机房做成一个"计算节点"——用光互联（NPO）解决跨机架带宽衰减问题，用超节点内部的高速交换换取更大规模的统一调度域。

Bain的判断：从芯片规格到系统级整合​

Bain 2026报告给出了理解这场战争的钥匙：竞争优势正从芯片规格转向系统级整合。compute、memory、networking、power与software五个维度的协同设计能力，取代单卡FLOPS成为竞争的决定性因素。

与之相伴的是评价体系的迁移："每瓦token数"（tokens per watt）正在成为新的北极星指标。当电力成为第一约束，每消耗一瓦电力能产出多少token，直接决定了AI工厂的经济性——这比"峰值算力"诚实得多，因为前者同时反映了芯片效率、互联损耗、内存带宽与软件调度的综合水平。

两条路线：开放标准 vs 垂直整合​

机架级战争背后是两条路线的对抗：

路线	代表	互联标准	优势	风险
垂直整合	NVIDIA（NVLink/灵衢UnifiedBus）、华为	专有协议	端到端协同优化，性能上限高	生态锁定，客户议价力弱
开放标准	AMD Helios（UALink/UEC/OCP）	开放协议	供应链多元，无锁定	优化深度依赖联盟执行力

值得注意的是，NVIDIA的NVLink Fusion开放与华为的灵衢UnifiedBus生态，都在尝试"专有内核+开放外围"的中间态——完全的封闭或完全的开放可能都不是终局，机架级时代的第一性原理是：谁能定义互联标准，谁就掌握议价权。

小结​

NVL72、Helios与昇腾960超节点的三方对垒，宣告AI算力竞争进入"机架即计算机"的系统级时代：NVIDIA以Rubin GPU+Vera CPU+NVLink延续垂直整合，Qwen3-VL吞吐最高3.7倍、token成本最高降低10倍；AMD Helios以UALink over Ethernet与OCP开放标准证明第二条路可行，2.9 EF FP4、260TB/s scale-up带宽毫不逊色；华为昇腾960则以4096卡NPO超节点、1PB HBM的极端规格换道超车。Bain 2026报告说得透彻——竞争优势已从芯片规格转向系统级整合，"每瓦token数"成为新的北极星指标。72卡与4096卡的设计哲学差异，本质上是开放与整合两条路线对未来AI基础设施形态的不同押注。这场战争没有旁观者，采购方、云厂商与主权AI项目的每一次选择，都在为两条路线投票。

华为全联接大会2026给出明确时间表：昇腾950智算集群云服务9月30日国内商用、11月30日全球商用，全球首个NPO超节点昇腾960同步亮相。

HUAWEI CONNECT 2026：商用时间表落定​

2026年9月17日，华为全联接大会在上海举行。大会上，华为披露了昇腾950智算集群云服务的商用节奏：9月30日国内商用，11月30日全球商用。从大会披露到国内上线仅半个月，节奏之紧，说明昇腾950超节点的规模化交付已经就绪。

关键节点	时间/地点
华为全联接大会2026	2026年9月17日（上海）
昇腾950智算集群云服务国内商用	2026年9月30日
昇腾950智算集群云服务全球商用	2026年11月30日

"国内先行、两月后推向全球"的节奏也传递出另一个信号：昇腾不再只盯着国内市场，智算集群云服务将作为中国AI算力方案走出去的载体，参与全球算力供给的竞争。

昇腾960超节点：全球首个NPO超节点​

同期发布的昇腾960超节点，是全球首个NPO超节点（近封装光学超节点），关键规格如下：

指标	数值
卡规模	4096卡
算力	8 EFLOPS FP8 / 16 EFLOPS FP4
显存	1PB HBM
光互联方案	5500个Hi-ONE光引擎，替代4.8万颗800G光模块
降功耗	550kW
可用度	99.8%
Hi-ONE单引擎传输容量	7.2T

这组数字的核心看点在于光互联的代际切换：用5500个Hi-ONE光引擎替代4.8万颗800G光模块，降低550kW功耗，同时做到99.8%的可用度。NPO（近封装光学）路线在超节点规模下的价值被直观呈现——光模块数量下降一个数量级，意味着故障点、功耗与运维复杂度同步大幅收敛。在4096卡这种规模的系统里，互联可靠性直接决定训练任务的连续性。

昇腾950超节点：规模商用与SOTA背书​

昇腾950超节点已规模商用1000多套，落地行业覆盖互联网、运营商、金融、教育、医疗、交通、制造等。规模数字之外，更关键的背书是：昇腾950超节点是国内唯一训练出SOTA模型的超节点。

"能训练出SOTA模型"是对训练集群最硬核的检验——它证明的不仅是硬件规格，而是"集群规模+互联效率+软件栈"的组合在大规模训练中真实可用。对于正在选型的行业客户而言，这比任何纸面参数都更有说服力。

芯片路线图：960提前就绪，970/980排期明确​

华为还更新了昇腾芯片的推进节奏：

• 昇腾960DT较原计划提前三个季度就绪；
• 昇腾960PR提前一个季度就绪；
• 2028年推出昇腾970，2029年推出昇腾980。

"提前就绪"在当前的供应链环境下格外难得——在全球先进制造资源紧张、HBM紧缺的背景下，按时甚至提前交付，本身就是工程与供应链能力的体现。而970/980排期明确到年份，则给生态伙伴与客户提供了可规划的长期预期。

CANN全面开源：生态数据盘点​

软件生态方面，昇腾的进展可以用一组数据概括——CANN已全面开源：

• 外部开发者占比61%，月活跃开发者超5200名；
• 40+模型实现原生训练；
• 支持PyTorch、Triton、vLLM、veRL等90+开源项目；
• 成为PyTorch官网首个中国算力平台。

其中"PyTorch官网首个中国算力平台"具有标志性意义：主流框架的原生适配，意味着开发者迁移成本大幅降低，而61%的外部开发者占比说明社区已经超出华为体系自身，形成外部贡献的正循环。

全栈协同：TaiShan 950与OceanStor M900​

硬件侧的配套升级同样值得关注。TaiShan 950超节点完成升级：支持4096节点、256TB统一内存池——统一内存池让CPU侧内存资源可以按需调度，与超节点的算力规模相匹配。存储侧，OceanStor M900上下文内存存储提供PB级KV Cache能力，直击大模型推理场景的上下文缓存需求：推理热门场景下，KV Cache的存取效率直接决定吞吐与首字延迟。

芯片（昇腾950/960）、CPU（TaiShan 950）、存储（OceanStor M900）、软件栈（CANN）四层同步演进，华为走的是典型的全栈协同路线。

小结​

从昇腾950智算集群云服务"9月30日国内、11月30日全球"的商用时间表，到昇腾960超节点"4096卡、8 EFLOPS FP8、16 EFLOPS FP4、1PB HBM、5500个Hi-ONE光引擎"的规格突破，再到昇腾950超节点规模商用1000多套、成为国内唯一训练出SOTA模型的超节点，以及CANN全面开源、外部开发者占比61%的生态进展，华为正以"芯片-超节点-云服务-开源生态"的全栈节奏推进昇腾路线图。昇腾970（2028）、昇腾980（2029）的排期已经明确——昇腾的追赶不再只是单点突破，而是体系化的持续推进。

Huawei Ascend 910C (Ascend 910C), Huawei's third-generation Ascend AI chip, adopts innovative dual-die (Chiplet) packaging and began mass supply in May 2025, becoming the backbone of domestic AI compute.

This article comprehensively analyzes this domestic flagship AI chip across four dimensions: technical specs, deployment cases, performance comparison, and market positioning.

---

1. Core Technical Specifications​

1.1 Chip architecture and process​

Item	Parameter
Architecture	Da Vinci (dual-die packaging)
Process	SMIC N+2 (7nm-class)
Packaging	Chiplet (2× Ascend 910B compute dies)
Transistors	~53 billion
Die size	~800mm² (estimated)

Technology highlights:

• Dual-die Chiplet packaging integrates two 910B chips, breaking the single-die yield bottleneck
• Centerless I/O die design lets the two compute dies interconnect directly, reducing communication latency
• SMIC N+2 process delivers 7nm-class performance with a controllable, autonomous supply chain

1.2 Compute performance​

Precision	Compute	Reference
BF16	800 TFLOPS	~60% of NVIDIA H100
FP16	~800 TFLOPS	Close to H100 at same precision
INT8	~1600 TOPS	Clear inference advantage
FP32	Not disclosed	Training mainly uses BF16/FP16

Performance characteristics:

• 800 TFLOPS at BF16, a new domestic AI chip compute benchmark
• ~2× compute over 910B (dual-die stacking + architecture optimization)
• No FP8 precision support (NVIDIA Blackwell's strength)

1.3 Memory and interconnect​

Item	Parameter
HBM type	HBM2E (8 stacks)
Memory capacity	~128 GB (combined dual-die)
Memory bandwidth	784 GB/s
Interconnect protocol	Huawei AscendLink (in-house)
Interconnect bandwidth	400 GB/s unidirectional (800 GB/s bidirectional)

Memory advantages:

• 128GB capacity supports full-pipeline training of hundred-billion-parameter models
• 784 GB/s is a high-end configuration among HBM2E solutions
• In-house AscendLink protocol supports 384-chip all-optical interconnect

1.4 Power and energy efficiency​

Item	Parameter
TDP (dual-die)	~310 W
Energy efficiency (BF16)	~2.58 TFLOPS/W
vs. H100	~45% of H100's power, comparable energy efficiency

Energy efficiency advantages:

• At equal compute, significantly lower power than NVIDIA H100 (700W)
• 7nm-class process, ~30% better energy efficiency than 910B
• Suited to large-scale cluster deployment, reducing data center PUE pressure

---

2. Key Deployment Cases​

2.1 CloudMatrix 384 SuperNode​

System specs:

Item	Configuration
Chip count	384 Ascend 910C
Cabinets	16 (12 compute + 4 network)
Total HBM	~49 TB (128GB × 384)
Interconnect	All-optical mesh network
Optical modules	6,912 LPO optical modules
System BF16 compute	~300 PFLOPS

Performance comparison:

• CloudMatrix 384's total BF16 compute exceeds NVIDIA GB200 NVL72 (72× B200)
• In large-model training, 384-chip 910C linear scaling efficiency reaches 85%+
• Supports smooth scaling to ten-thousand-card clusters for ultra-large training

Deployment progress:

• As of June 2026, over 500 CloudMatrix 384 SuperNodes deployed
• Key customers: China Telecom, China Mobile, China Unicom, Huawei Cloud, iFlytek
• Scenarios: large-model training, smart customer service, autonomous-driving simulation, scientific computing

2.2 DeepSeek-V4-Pro full-parameter post-training​

Breakthrough significance:

On June 5, 2026, the AI training platform of Shenzhen Hetao College — together with Harbin Institute of Technology (Shenzhen), Shenzhen Big Data Research Institute, Huawei, and Shenzhen Zhicheng AI Compute Platform — completed full-parameter post-training of the 1.6-trillion-parameter DeepSeek-V4-Pro large model on an Ascend 910C compute cluster.

Technical highlights:

• Among the world's first to run full-parameter post-training of a trillion-parameter model on a domestic compute platform
• Validates Ascend 910C maturity in ultra-large-model training
• Proves domestic AI chips now have the capability to replace imported chips

Performance data (official disclosure):

• Training throughput: ~60% of an H100 cluster (BF16 precision)
• Memory utilization: 92% (128GB HBM2E capacity advantage)
• Interconnect efficiency: 384-chip linear scaling efficiency 85%+
• Stability: 30 consecutive days of training with no failures

2.3 Commercial deployment cases​

Case 1: A provincial big-data center (300 P FLOPS compute center)​

• Scale: 300 P FLOPS AI compute (~1,000× 910C)
• Scenarios: government large model, city brain, smart transportation
• Deployment: September 2025
• Investment: ~¥200M (120 servers)

Case 2: Huawei Cloud AI training platform​

• Chips: over 10,000 Ascend 910C
• Customers served: over 500 enterprises
• Model support: Pangu large model, third-party open-source models (LLaMA, ChatGLM, etc.)
• Global deployment: China, Southeast Asia, Middle East, Latin America

Case 3: iFlytek smart education​

• Scale: 256 Ascend 910C
• Scenarios: smart-education large model, speech recognition, machine translation
• Performance: 90% faster training than 910B

---

3. Performance Comparison Analysis​

3.1 vs. NVIDIA H100​

Item	Ascend 910C	NVIDIA H100	Notes
BF16 compute	800 TFLOPS	~1,300 TFLOPS	910C ~60% of H100
HBM capacity	128 GB	80 GB	910C +60%
HBM bandwidth	784 GB/s	3.35 TB/s	H100 clear bandwidth lead
TDP	310 W	700 W	910C only 45% of H100 power
Process	7nm (SMIC N+2)	4nm (TSMC)	H100 more advanced
Software ecosystem	CANN (CUDA-compatible)	CUDA	H100 more mature
Supply	China autonomous	Export-controlled	910C no supply-chain risk

Conclusion:

• In raw compute, 910C is ~60% of H100
• In memory capacity, 910C leads by 60%, suited to large-model training
• In energy efficiency, 910C clearly outperforms H100
• In supply chain security, 910C wins outright

3.2 vs. Ascend 910B​

Item	Ascend 910C	Ascend 910B	Improvement
Architecture	Dual-die Chiplet	Single die	—
BF16 compute	800 TFLOPS	~400 TFLOPS	+100%
HBM capacity	128 GB	64 GB	+100%
TDP	310 W	310 W	Flat (single-die power)
Process	SMIC N+2	SMIC N+2	Same
Yield	~40%	~30%	+33%

Conclusion:

• 910C's dual-die packaging doubles compute and memory capacity
• Yield up from 910B's 30% to 40%, lowering manufacturing cost
• At equal power, 100% performance gain, significantly better energy efficiency

3.3 Inference performance (DeepSeek measured)​

Test environment:

• Model: DeepSeek-V3 (671B parameters)
• Hardware: Ascend 910C vs NVIDIA H100
• Precision: BF16
• Batch size: 64

Results:

Metric	Ascend 910C	NVIDIA H100	Ratio
Inference speed (tokens/s)	8,500	14,200	60%
First-token latency (ms)	120	85	141%
Power (W)	310	700	44%
Cost (¥10k/card)	~10	~18	56%

Conclusion:

• 910C inference speed is 60% of H100, but power only 44%
• In cost-sensitive scenarios, 910C's cost-performance advantage is clear
• For China-market localization needs, 910C is the only option

---

4. Market Positioning and Competitive Advantages​

4.1 Target markets​

Core markets:

1. Chinese government and SOEs: localization, data security, autonomy
2. Large-model startups: cost-sensitive, high compute demand
3. Operators and cloud providers: large-scale deployment, high efficiency requirements
4. Research and education: ultra-large-scale computing, talent development

Edge markets:

1. Autonomous driving: end-to-end large-model training
2. Smart healthcare: medical imaging, drug discovery
3. Fintech: risk control, robo-advisory

4.2 Competitive advantages​

Advantage	Description
Autonomy	SMIC N+2 process + Huawei in-house architecture, no supply-chain risk
Large memory	128GB HBM2E, full-pipeline training of hundred-billion-parameter models
High energy efficiency	310W TDP delivers 800 TFLOPS, close to H100 efficiency
System scaling	CloudMatrix 384 SuperNode, total compute exceeds GB200 NVL72
Software ecosystem	CANN CUDA-compatible, lower migration cost
Cost advantage	~¥100k/card, ~44% cheaper than H100

4.3 Weaknesses and improvement directions​

Weakness	Improvement direction
Single-chip compute	Next-gen 910D to adopt 3nm, target doubling
HBM bandwidth	950 series to adopt in-house HBM (HiBL 1.0), bandwidth to 4 TB/s
Software ecosystem	Continued CANN + MindSpore investment, expand developer community
Process	Deep cooperation with SMIC to ramp N+3 (5nm-class)

---

5. 2026 Shipment Plan and Market Forecast​

5.1 Shipment plan​

Period	Shipments	Cumulative	Key customers
2025 Q2-Q4	200k	200k	Huawei Cloud, China Telecom
2026 Q1-Q2	300k	500k	China Mobile, China Unicom, iFlytek
2026 Q3-Q4	300k	800k	Government projects, large-model startups
2027	1,000k	1,800k	Global market (Southeast Asia, Middle East, Latin America)

Capacity bottleneck:

• SMIC N+2 capacity ~100k wafers/month, Ascend 910C ~30% of that
• 2026 plan of 800k chips needs ~400k wafers, requiring 80%+ utilization
• Huawei prioritizes 910C capacity via deep SMIC cooperation

5.2 Market forecast​

China AI chip market (2026):

• Total: ~¥50B
• Domestic share: ~35% (¥17.5B)
• Ascend 910C share: ~60% (¥10.5B, ~800k chips)

Global AI chip market (2026):

• Total: ~$200B
• Huawei share: ~5% ($10B)
• Growth drivers: China-market localization + Belt and Road exports

---

6. Summary and Outlook​

6.1 Core conclusions​

1. Ascend 910C is a milestone domestic AI chip, with comprehensive breakthroughs in compute, memory, energy efficiency, and system scaling
2. CloudMatrix 384 SuperNode proves domestic chips can replace imported ones
3. DeepSeek-V4-Pro training success validates 910C maturity in ultra-large-model training
4. 800k chips shipped in 2026, projected 60% of China's AI chip market

6.2 Future outlook​

Short term (2026-2027):

• 910C continues ramping, shipments exceed 1,000k
• CloudMatrix 384 deployments over 1,000 units
• Software ecosystem (CANN + MindSpore) maturity approaches 70% of CUDA

Medium term (2028-2029):

• Next-gen 910D mass production, 3nm process, target 1.6 PFLOPS BF16
• 950 series (PR/DT) becomes inference-market mainstay, share over 30%
• 960/970 launch, N+3 process, supports trillion-parameter models

Long term (2030+):

• Huawei Ascend series becomes TOP 3 of the global AI chip market
• Domestic AI chips exceed 20% of the global market
• Transition from "following" to "running alongside" to "leading"

---

References​

1. Huawei Ascend 910C — Baidu Baike
2. Huawei Ascend series AI chip detailed parameter comparison (2025-2028) — EET-China
3. Huawei Ascend 910C compute cluster powers domestic chip's successful trillion-scale AI large-model training — QQ News
4. Huawei Ascend 910C completes DeepSeek V4 Pro training — Huxiu
5. Huawei Ascend 910C measured efficiency surpasses H100, AI Infra software-hardware co-optimization shines at ten-thousand-card cluster — CNBlogs

---

Last updated: June 10, 2026