9 posts tagged with "Instinct"

「ROCm 推理不如 CUDA」是过去两年的默认叙事。AMD 这篇技术博客不打算辩解，直接甩出了三个数字：1100、1470、3.3 倍。

三项技术的组合拳​

针对单请求解码（延迟敏感、吞吐不重要的高交互场景），AMD 在 Instinct MI355X 上组合了三项优化：

1. Megakernel（持久内核）

• 单个持久内核覆盖整个前向传播（Qwen3.8-27B、GPT-OSS-120B 验证），消除逐算子 launch 开销
• 用 FlyDSL（Python DSL，编译到 AMD GPU 代码）与 HIP C++ 编写——注意 FlyDSL 与 DeepSeek 昇腾版 TileLang 的路线同构，社区 DSL 正在成为非 CUDA 平台的共同选择

2. 投机解码（Speculative Decoding）

• Qwen3.8-27B 搭配 EAGLE3/DFlash2 起草模型，batch 1、GSM8K 实测约 1,100 tokens/s
• GPU graph capture 消除 CPU round-trip

3. MXFP4 量化

• Qwen3.8-Flash-Next + 完整 262K token KV cache 装进单颗 die，较基线约 3.3 倍加速

双 die 架构红利：数据放置即性能​

MI355X 的两颗 die（DPX+NPS2 拓扑）本身就是优化空间：

• GPT-OSS-120B 实测 约 1,470 tokens/s
• 仅靠数据放置优化（data locality）就拿到 7.5–8% 的解码提升
• 分阶段 profiling：Q/K/V 交接快 25%、专家路由快 17%

这类「拓扑感知放置」的收益在双 die GPU（MI355X、Rubin）上会越来越重要——芯片拓扑从实现细节变成了编译器与调度层的优化输入。

与竞品的横向定位​

• 场景限定：1.9–3.3 倍是单请求 decode 提速——高交互智能体、实时对话等 batch 1 场景；大 batch 吞吐场景另算
• 参照系：此前 SemiAnalysis AgentX 测试中，GB300 NVL72 在低交互区间仍保持领先（详见 CUDA 护城河一文）；AMD 的强项在高交互区间的性价比
• 生态接入：成果已可通过 ATOM、SGLang、vLLM 使用（GPT-OSS-120B 为 vLLM 预览）

结论​

这篇博客的真正信号不是某个倍数，而是方法论的收敛：megakernel、投机解码、社区 DSL、拓扑感知放置——AMD 的优化清单与华为 TileLang、谷歌 TorchTPU 高度趋同。非 CUDA 阵营已经形成了一套可复制的「推理栈追赶剧本」，剩下的变量只是执行深度。对买家，MI355X 在高交互推理场景已值得进入选型池；对开发者，FlyDSL/TileLang 这类 Python DSL 的学习投入开始有了跨平台的复利。

数据来源与口径说明​

• 全部性能数字：AMD ROCm 官方技术博客（2026-10-20 至 23 发布周期），AMD News Daily 摘要转述
• 1100/1470 tokens/s 为 batch 1 特定模型配置，不外推至其他负载
• FlyDSL 为 AMD 的 Python DSL 工具，与 TileLang 的类比来自 SemiAnalysis 对两者的并列表述

AMD 官宣与 Anthropic 达成战略合作：部署至多 2 吉瓦的 AMD Instinct MI450 系列 GPU，首批 1GW 于 2027 年上半年启动。这是 Anthropic 继 AWS Trainium（超百万颗跑 Claude）、谷歌 TPU（至多百万颗）之后，第三个超大规模算力支柱。

一、AMD 的客户名册​

客户	承诺
OpenAI	6GW 芯片供应协议（含股权认购期权）
Anthropic	最高 2GW MI450（首批 1GW，2027 H1）
Meta	扩大合作，6GW AMD GPU 部署
Oracle	50,000 颗 MI450
微软	下一代 Instinct + EPYC 扩大合作
HUMAIN/Cisco	沙特 AI 基础设施（Instinct 系统已上线）

AMD 自己的说法是：客户需求已超出其对 2027 年的内部预估。Helios 机架（MI450 为核心）正在同时向五大客户爬坡。

二、为什么 Anthropic 需要 AMD​

Anthropic 招股书草稿显示其 H1 2026 算力成本已达 ~90 亿美元、基础设施承诺超 6000 亿美元。推理成本是其毛利率的生命线，而 MI450 的定位恰好是高显存容量（432GB HBM4）+ 高带宽 + 相对英伟达更优的单位成本——对以 Claude API 为主要收入的厂商，推理侧每 Token 成本每降 10%，利润表的弹性都远超训练侧的峰值算力提升。

「三线供应商」结构（AWS + Google + AMD）也让 Anthropic 在每次续约时都有真实替代选项。

三、Helios 爬坡的真实进度​

AMD Q2 2026 财报口径：「EPYC 需求加速、Instinct 部署规模化、Helios 开始爬坡」。OCP 2026 上 OpenAI/Meta/微软/Oracle 站点的初始系统已运行。与英伟达 Rubin 的 Q4 放量对照，2027 年上半年将是 MI450 与 Rubin 在客户机房里的正面对决期。

四、对市场的意义​

1. 2GW 级订单成为新常态：单客户单代 1-6GW 的承诺，把 AMD 从「第二供应商」变成「并列产能选项」
2. 开放生态溢价：ROCm + Helios 参考设计 + OCP 开放机架规范，对不想被单一生态绑定的客户吸引力持续累积
3. 关注交付验证：GW 是承诺不是出货，2027 H1 的首批 1GW 交付节奏是下一个验证点

延伸阅读：MI450 卡片 · AMD Helios 爬坡与吉瓦订单 · 完整对比表

10 月上旬，AMD 在 OCP 2026 场边确认：Helios 机架级 AI 平台的量产、交付与验证正在进行，OpenAI、Meta、微软和 Oracle 的站点已有初始系统安装运行。距离 7 月 23 日 MI455X 正式发布不到三个月，AMD 第一次在机架级产品上跑赢了「发布即交付」的节奏。

MI455X 规格速览（官方口径）​

项目	参数
架构	CDNA 5，TSMC 2nm 计算芯粒 + 3nm I/O 与缓存芯粒
显存	432 GB HBM4（12 颗堆栈），带宽最高 23.3 TB/s
FP4 算力	40.3 PFLOPS（OCP MXFP4 稠密）
FP8 算力	20.1 PFLOPS
互联	UALoE scale-up 3.6 TB/s + UALink scale-out 600 GB/s
量产	2026 Q3 末出货，H2 2026 至 2027 爬坡

机架级：一台 Helios 装 72 颗 MI455X + 18 颗 EPYC Venice CPU，总显存 31TB HBM4，峰值 FP4 2.9 EFLOPS。AMD 估算同测试条件下 Helios 每美元 Token 产出可比 NVIDIA Vera Rubin NVL72 高约 30%（AMD 建模口径，采用预估价格，非实测）。

需求基本盘：三笔吉瓦级协议​

客户	协议规模	节奏
OpenAI	6 GW 多代协议（首期 1 GW MI450）	2026 H2 开始部署，2027 加速；附最高 1.6 亿股认股权证
Meta	6 GW、五年期	2026 H2 起首批交付
Anthropic	最多 2 GW MI450 系列	2026-10-06 官宣，已在使用 MI355X
Oracle OCI	5 万颗 MI450 SuperCluster	2026 Q3 启动，2027 扩容
微软 Azure	ND MI455X v7 虚拟机	2026-07 宣布

加上 9 月底 HPE 宣布的 12 亿美元 Vultr Helios 整机订单，MI450 系列的需求能见度已经排到 2027 年。

争议点：量产节奏的两个版本​

今年年中曾有一份 SemiAnalysis 报告称 2026 年只有工程样片与小批量、大规模爬坡推迟到 2027 Q2。AMD 高管公开否认，坚持 MI455X 按 H2 2026 交付目标推进；8 月 4 日 Q2 财报（营收 115 亿美元，数据中心 67 亿美元同比 +107%）中 Lisa Su 的表述是「Instinct 部署规模化、Helios 开始爬坡」。

两个口径其实兼容：首批 Helios 机柜确实在 2026 下半年交付给了发布客户，但企业级可批量采购的量大概率是 2027 年的话题。计划 2027 年扩容的团队，现在就可以把 Helios 纳入与 Vera Rubin NVL72 并列的评估清单。

与 NVIDIA 的真实差距​

纸面规格上，MI455X 在显存容量（432GB 对 288GB）与单机架 FP4 上有优势；差距在两点：一是机架级生态的成熟度——NVIDIA 的 NVL72 已规模出货多个季度而 Helios 刚开始爬坡；二是 ROCm 软件栈在大规模生产环境的验证广度。AMD 的策略是用「开放标准（UALink/UALoE）+ 更大显存 + 更低单 Token 成本」在 2027 年的采购决策里换到真实份额。

相关阅读​

• AMD MI455X 芯片卡片
• AMD MI355X 芯片卡片
• NVIDIA Rubin R200 芯片卡片

在英伟达统治AI算力的年代，"第二供应商"不是一个安慰奖，而是一个真实的市场缺口——云厂商们迫切需要一个可以议价的备选项。AMD正在用数据中心业务的增长曲线证明，这个席位它不仅拿到了，而且开始变现。

增长曲线：数据中心收入站稳43亿美元​

2025年第三季度，AMD交出创纪录的92亿美元季度营收，同比增长36%。其中数据中心业务收入43亿美元，同比增长22%，环比增长34%，主要由第五代EPYC处理器和Instinct MI350系列GPU的强劲需求驱动。前三季度数据中心累计收入113亿美元，同比增长29%。

值得注意的一个细节是：AMD数据中心业务的营业利润率在25%左右，明显低于英伟达约七成的整体毛利率。这既是追赶者为撬开市场付出的价格让利，也意味着一旦MI400世代放量、产品组合改善，AMD的利润弹性会比收入弹性更可观。

AMD 2025年第三季度关键数据	数值	同比变化
总营收	92亿美元	增长36%
数据中心收入	43亿美元	增长22%
客户端业务收入	28亿美元	增长46%
数据中心前三季度累计	113亿美元	增长29%
Q4营收指引	约96亿美元	增长约25%

从卖芯片到卖机架：OpenAI与Oracle的两个订单​

真正改变AMD叙事的是两个大单。其一是与OpenAI达成的多年期战略合作：OpenAI将部署6吉瓦的AMD GPU，首批1吉瓦的Instinct MI450部署计划于2026年下半年启动，公司预计该合作未来几年可产生超过1000亿美元的收入。其二，Oracle云将率先上线基于AMD"Helios"机架设计的公共AI超算集群，搭载MI450 GPU、EPYC "Venice" CPU与Pensando "Vulcano"网络方案，首批5万卡于2026年第三季度部署。

Helios机架级方案的意义在于：AMD第一次以整机架形态、支持Meta主导的开放机架宽版规范参与竞争，把竞争从"单卡性价比"升维到"集群总拥有成本"。美国能源部的Lux AI超算选用MI355X、2028年交付的Discovery超算选用MI430X，则进一步巩固了其在主权与科学计算场景的背书。软件侧，ROCm 7的发布持续填补其与CUDA之间最被诟病的生态差距。

追赶的代价：出口管制的账单​

AMD的增长曲线并非没有断点。由于美国出口管制，Instinct MI308对华出货没有产生任何收入，公司还因此在2025年第二季度计提了约8亿美元的库存及相关减值——这笔账单直接压低了当季毛利率，也解释了为什么AMD财报中对华业务始终保持"零假设"的谨慎口径。

从节奏上看，AMD把宝押在MI400世代：MI450负责2026年下半年起的通用AI算力放量，MI430X主攻主权AI与HPC，两者配合Helios机架形成组合拳。管理层对第四季度约96亿美元的指引（不含对华收入）表明，即便在出口管制阴影下，增长轨道依然陡峭。

研判：第二供应商的席位价值才刚开始定价​

AMD的故事本质上是"结构性看涨期权"：EPYC在服务器CPU市场持续蚕食份额提供基本盘，Instinct则在大客户急于分散供应链的窗口期完成卡位。6吉瓦协议与千亿美元收入预期仍需数年兑现，中间隔着产能、良率、ROCm生态成熟度三道坎；但只要云厂商的"去单一化"诉求存在，AMD的数据中心曲线就有托底。对产业观察者而言，2026年下半年MI450的实际交付节奏，将是检验这份叙事成色的第一个硬指标。

在 2026 年 7 月的 Advancing AI 大会上，AMD 拿出了迄今最接近英伟达旗舰的一张对比表。MI455X 不是简单加显存：CDNA 5 重构了计算单元、换上 HBM4、把机柜级互联从短板变成卖点。两代之间的跳跃，恰好记录了 AMD 从"做一张好卡"到"做一台好机柜"的战略转身。

两张规格表看代际差距​

MI355X（CDNA 4，2025 年）的卖点是显存容量与性价比：288GB HBM3E、8TB/s 带宽、10.1 PFLOPS MXFP4，1,400W 功耗。MI455X（CDNA 5，2026 年 7 月 23 日发布）则全面换代：432GB HBM4、23.3TB/s 带宽、40 PFLOPS MXFP4，据公开报道功耗估计超过 2kW（官方未公布 TDP）。

规格	MI355X（CDNA 4）	MI455X（CDNA 5）
显存	288GB HBM3E	432GB HBM4（12 堆叠）
显存带宽	8TB/s	23.3TB/s（约 2.9 倍）
MXFP4	10.1 PFLOPS	40.26 PFLOPS（4 倍）
MXFP8	5 PFLOPS	20.13 PFLOPS
FP16/BF16 矩阵	2.5 PFLOPS	5.03 PFLOPS
FP32 向量	157.3 TFLOPS	315 TFLOPS
Scale-Up 互联	1.08TB/s	3.6TB/s（UALoE，72 通道）
Scale-Out	400Gb/s	2,400Gb/s（3 组 AI NIC）
晶体管	185B	320B

架构层面有两个关键动作。其一，CDNA 5 借用了 RDNA 图形线的组织方式：8 个 XCD 内部分成双 Shader Engine，计算单元总量仍是 256 个——4 倍的低精度吞吐提升并非靠堆单元，而靠数据通路重构与频率。其二，L2 缓存从计算 Die 上移走，下沉到两颗 Fabric and Cache Die，提供 192MB、54TB/s 的缓存层。制造上采用 2nm（8 颗 XCD）加 3nm（I/O 与缓存 Die）的混合工艺，是 CoWoS-L 封装上有史以来最大的芯片之一。

Helios 机柜：真正的产品是"一柜子"​

MI455X 的部署形态基本只有一种：Helios 机柜。每托盘 4 卡，整柜 72 颗 MI455X，配 EPYC Venice CPU、Pensando Vulcano AI NIC 与 Salina DPU。整柜指标：2.9 EFLOPS MXFP4、31TB HBM4、1.67PB/s 内存带宽，机柜内 UALoE 聚合带宽 260TB/s，跨机柜走符合 UEC 规范的以太网，Scale Out 带宽 43TB/s。

维度	AMD Helios	英伟达 Vera Rubin NVL72
单卡显存	432GB HBM4	288GB HBM4
单卡带宽	23.3TB/s	22TB/s
机柜显存	31TB	约 20.7TB
机柜 FP4	2.9 EFLOPS（MXFP4 口径）	3.6 EFLOPS（NVFP4 稀疏口径）
机柜内互联	UALoE（开放，260TB/s）	NVLink 6（约 260TB/s 级）
生态标准	OCP、UALink、UEC	NVLink、InfiniBand、私有

注意口径差异：两家 FP4 格式（MXFP4 与 NVFP4）缩放方式不同，峰值对比只能看个大概。AMD 强调的是开放牌——Open Rack Wide 机柜规范、UALink、UEC 以太网，让多家设备商都能实现同等设计，这与英伟达的垂直整合形成对照。OpenAI、Meta、Anthropic、微软、甲骨文均已表态采用 Helios。

选型视角​

对推理型业务（长上下文、高并发、大 KV Cache），MI455X 的 432GB 显存与 23.3TB/s 带宽是纸面最强组合，显存敏感的模型分片需求可能直接减少所需 GPU 数量。对训练型业务，ROCm 生态的成熟度仍是关键变量——AMD 宣称 PyTorch、vLLM、Triton 首日支持，但大规模部署的调优经验仍需验证。功耗未定稿也意味着机房设计要保留弹性。而对已经跑在 MI350 上的团队，CDNA 5 延续了内存优先哲学，迁移成本相对可控。

小结​

MI355X 到 MI455X 的跳跃，本质是 AMD 从单卡竞争切换到机柜竞争：显存更多、带宽近 3 倍、互联追平 NVLink，再用开放标准对抗垂直整合。英伟达在机柜算力口径与软件生态上仍领先，但 2026 年的 AI 工厂买家第一次拥有了两个都成立的旗舰选项。

从7月23日"Advancing AI"发布会官宣，到9月18日确认进入量产、首批出货瞄准Q3末——AMD Helios只用约2个月就完成了从PPT到产线的跨越。多吉瓦级的客户承诺，正在变成真金白银的硬件收入。

量产落地：约2个月的执行速度​

据2026年9月18日报道，AMD MI455X / Helios机架系统已进入生产阶段，首批出货目标为2026年第三季度末。回顾时间线：2026年7月23日Advancing AI大会上正式发布，到9月确认量产，间隔仅约2个月。对于机架级AI系统的量产节奏而言，这是相当激进的执行速度——NVIDIA当年GB200 NVL72的量产爬坡曾因供应链问题拖延数个季度，Helios显然吸取了教训。

客户版图：多吉瓦承诺正在兑现​

AMD在AI基础设施领域的客户合作已形成一张密集的网络：

客户/伙伴	合作内容
OpenAI	宣布6GW部署合作
Meta	扩大合作，再部署6GW
Anthropic	战略合作
微软	Helios首批客户之一，2026年下半年交付
Oracle	扩大合作
TCS	将Helios架构带到印度
HPE	扩大开放机架合作
美国主权AI	助力超算建设

其中最重磅的是OpenAI的6GW与Meta的6GW——合计12GW的多吉瓦承诺，正通过MI455X/Helios的量产转化为近期硬件收入。这意味着AMD的Instinct业务线将从"技术验证"阶段正式进入"规模收入"阶段。

Helios机架：72卡MI455X的机架级算力​

Helios机架系统的核心构成如下：

组件	规格
GPU	72 × MI455X（CDNA 5架构）
单卡显存	432GB HBM4
显存带宽	23.3TB/s
CPU	EPYC "Venice"（Zen 6，最高256核）
网络	Pensando Vulcano NIC
互联	UALink
机架算力	2.9 EF FP4
机架显存总量	31TB HBM4

几个关键点值得关注：

• CDNA 5 + HBM4：MI455X单卡432GB HBM4、23.3TB/s带宽，在显存容量与带宽两个维度上都给出了激进规格；
• EPYC Venice：Zen 6架构、最高256核的服务器CPU与GPU同机架部署，形成完整的"CPU+GPU+NIC"平台；
• UALink互联：机架内GPU互联采用开放标准UALink，而非封闭私有方案。

此外，MI430X将驱动欧洲LUMI-AI超算，进一步扩展MI400系列在科学计算与AI融合场景的存在感。

开放标准生态：对NVIDIA垂直整合的制衡​

Helios的战略意义不止于产品本身。AMD正在联合产业伙伴推动UALink、UEC（超以太网联盟）、OCP等开放标准，与NVIDIA的NVLink/InfiniBand垂直整合体系形成制衡：

• UALink：开放GPU互联标准，让多家厂商的加速器可以在统一协议下组网；
• UEC：开放网络标准，降低用户被单一厂商网络方案锁定的风险；
• OCP开放机架：与HPE扩大合作，推动机架级设计的开放化。

对超大规模云厂商和AI实验室而言，开放标准意味着议价能力与供应链多元化。OpenAI与Meta同时押注AMD，本身就是对NVIDIA一家独大格局的对冲。

小结​

Helios进入量产，标志着AMD完成了从"发布即承诺"到"交付即收入"的关键一跃：约2个月的发布到量产周期、12GW的客户承诺、72卡MI455X的2.9 EF FP4机架算力，以及UALink/UEC/OCP开放标准生态的持续推进，共同构成了AMD在2026年AI基础设施竞争中的核心筹码。MI430X驱动LUMI-AI超算的落地，则说明这套体系在学术与主权计算场景同样具备竞争力。

2026年9月16日，MLPerf Inference v6.1结果出炉：AMD以Instinct MI350系列在512卡规模创下575万tokens/秒的MLPerf纪录，而NVIDIA Vera Rubin NVL72也在本轮完成首秀。分析师称，这是NVIDIA在AI训练与推理领域历史性垄断的"实质性侵蚀"。

MLPerf v6.1：本轮关键结果​

MLPerf Inference是业界最具公信力的AI推理基准测试，v6.1这一轮的格局变化堪称历史性：

提交方	系统	关键结果
AMD	Instinct MI350系列，512卡	575万tokens/秒（5.75M tokens/sec）MLPerf纪录
AMD合作方	多家系统厂商	结果与AMD平均差距在4%以内
NVIDIA	Vera Rubin NVL72（首秀）	Qwen3-VL吞吐较GB300 NVL72最高提升3.7倍
NVIDIA	Vera Rubin NVL72	DeepSeek-R1吞吐较GB300 NVL72最高提升2.5倍
NVIDIA	Vera Rubin NVL72，288卡	演示99%扩展效率
Intel	软件优化	以软件优化收获性能增益

AMD的512卡提交以575万tokens/秒创下MLPerf纪录，更值得注意的是，合作方的独立提交与AMD官方结果平均差距在4%以内——第三方可复现性意味着这个纪录不是实验室里的孤立数字。

NVIDIA的回应：Vera Rubin NVL72首秀​

NVIDIA并未坐视。Vera Rubin NVL72在本轮MLPerf完成首秀，成绩同样亮眼：Qwen3-VL吞吐较上一代GB300 NVL72最高提升3.7倍，DeepSeek-R1最高提升2.5倍，288卡规模演示了99%的扩展效率。

这里存在一个口径差异需要读者注意：AMD刷新的是tokens/秒的绝对纪录（512卡），NVIDIA展示的是代际提升幅度（相对自家GB300）。两者并不矛盾，但说明竞争已从"单点性能"转向"规模效率与代际节奏"的全方位对垒。此外，Intel虽无新硬件登场，但证明了在成熟硬件上软件优化仍能压榨出可观的性能增益——软件栈的权重在推理竞争中持续上升。

MLPerf看什么：吞吐、延迟与规模效率​

对于习惯只看 headlines 的读者，读MLPerf结果建议关注三个维度：

1. 吞吐（Throughput）：单位时间token产出，反映系统在大批量服务场景的容量上限。AMD本次575万tokens/秒就是吞吐口径的纪录。
2. 延迟（Latency）：单请求响应速度，决定交互式应用的用户体验。吞吐成绩往往在放宽延迟约束时更高，需对照延迟约束看吞吐。
3. 规模效率（Scaling Efficiency）：从几十卡扩展到数百卡时性能保留多少。NVIDIA的288卡99%扩展效率正是这个口径——硬件再强，扩展效率低下就无法支撑真实的超大规模部署。

三者组合才能还原一个系统的真实战力：吞吐高说明"能扛量"，延迟低说明"反应快"，规模效率高说明"能放大"。

AMD的部署进展：纪录之外的商业验证​

MLPerf成绩需要落地验证才有意义。AMD在2026年的部署进展已覆盖超算、国家级基础设施与商业训练：

• LUMI-AI超算（欧洲）：将由MI430X与第六代EPYC驱动，延续AMD在欧洲超算领域的影响力；
• HUMAIN（沙特）与Cisco等大型基础设施项目：MI355X系统参与其中，进入国家级AI基础设施采购清单；
• Zyphra的商业训练：8月19日，Zyphra用1536张MI300X从零预训练ZAYA1-8B模型，证明AMD平台不仅能推理，也能承担大规模预训练。

从超算到主权AI项目再到独立AI公司的预训练，AMD正在补齐"性能证明→商业信任"的最后一环。

机架级竞争下的benchmark口径变化​

MLPerf v6.1还有一层容易被忽视的行业信号：benchmark口径正在变化。随着NVL72、Helios等机架级（rack-scale）系统成为竞争主战场，提交单位的颗粒度从"单卡/单机"演进到"整个机架"，互联、内存、网络全部被打包进成绩。

这带来两个影响：其一，比较口径更接近真实部署（用户买的就是整机架），成绩参考价值更高；其二，小玩家更难参与——机架级提交的门槛将绝大多数中小厂商挡在门外。未来MLPerf榜单可能进一步分化为"单节点榜"与"机架级/集群榜"两个层次。

国产芯片何时加入MLPerf提交​

另一个值得国内读者思考的问题：何时能看到国产AI芯片的MLPerf正式提交？MLPerf的公信力来自开放提交与第三方可复现，国产芯片若要在国际市场建立性能信任，参与MLPerf是绕不开的一步。目前MLPerf v6.1榜单上尚未出现国产芯片的正式提交，国产芯片何时加入、以什么规模加入，将成为观察其国际化进程的重要风向标。

小结​

MLPerf Inference v6.1是分水岭式的一轮：AMD以512卡MI350创下575万tokens/秒的MLPerf纪录、合作方结果差距在4%以内，Tom's Hardware口径的判断是NVIDIA在AI训练与推理领域的历史性垄断出现"实质性侵蚀"；NVIDIA则以Vera Rubin NVL72首秀回应——Qwen3-VL吞吐最高3.7倍、DeepSeek-R1最高2.5倍、288卡99%扩展效率。加上AMD在LUMI-AI超算、HUMAIN、Cisco与Zyphra等项目的落地，AI推理市场的竞争格局正在被实质性改写。对采购者而言，现在是重新评估"唯NVIDIA论"的时候了；对行业而言，benchmark口径的机架级演化与国产芯片的缺席，同样是下一阶段值得持续跟踪的主线。

AMD has confirmed its flagship AI event Advancing AI 2026 will be held July 22-23, 2026 at the Moscone Center in San Francisco, with the keynote on July 23 hosted by Chair and CEO Lisa Su. The event will complete the Instinct MI400 series availability timeline, pricing, and independent benchmark data.

1. Instinct MI400 family: three CDNA 5 accelerators​

AMD fully revealed the MI400 matrix at CES 2026; all three accelerators use CDNA 5 architecture, TSMC 2nm process, differentiated by precision and scenario:

Model	Positioning	Key specs
MI455X (flagship)	Large-scale train/inference (rack-scale)	320B transistors, 12 chiplets, 432 GB HBM4 (12×36GB), 19.6 TB/s, FP4 40 PFLOPS / FP8 20 PFLOPS
MI440X (enterprise)	Local enterprise AI (8-card node)	Low-precision AI (FP4/FP8/BF16), direct MI300/MI350 replacement, compatible with existing power/cooling
MI430X (HPC/sovereign AI)	High-precision scientific computing + AI	Full FP32/FP64, already deployed at Oak Ridge Discovery and France's first exascale Alice Recoque

MI455X and MI440X target low-precision AI (FP4/FP8/BF16); MI430X fills traditional HPC high-precision needs — improving energy efficiency and cost-performance by "trimming execution units by precision." All three support UALink (among the first accelerators compatible with the standard) and Infinity Fabric die-to-die interconnect; rack scaling uses Ultra Ethernet.

Lisa Su confirmed on the Q1 2026 earnings call: MI455X samples have been sent to core customers, with demand "exceeding the company's internal expectations for 2027."

2. Helios rack: 3 exaFLOPS per cabinet​

AMD enters the hyperscale market with the Helios rack-scale platform:

Metric	Helios rack
Accelerators	72 × MI455X
Aggregate HBM4	31 TB
Total memory bandwidth	1.4 PB/s
Per-cabinet compute	Up to 3 AI exaFLOPS (Q3 delivery target)
Target customers	Hyperscale train/inference clusters

Helios uses AMD's in-house Zen 6 EPYC Venice CPU (18 per rack) + Pensando Vulcano 800G NIC, integrated via the open ROCm software stack; AMD also plans a double-width 128-card Helios variant, pushing per-cabinet compute to the 3 AI exaFLOPS ceiling. Further out, the MI500 series (CDNA 6, 2nm, HBM4E) is planned for 2027, with official claims of up to 1000× AI performance vs MI300X.

3. 12GW deal: OpenAI + Meta dual endorsement​

AMD holds two historic-scale compute agreements totaling about 12 GW, with lifetime potential revenue possibly reaching $100B:

Customer	Scale	First deployment	Structure
OpenAI	6 GW (multi-gen products)	First 1 GW, H2 2026 on MI450	"compute-for-upside": up to 160M warrants, vesting by milestone and stock-price targets
Meta	6 GW	Custom MI450 chips, from H2 2026	Deployed in next-gen data centers

Financial expectations​

Metric	2026 forecast
MI400 series revenue	~$7.2B (about 25% of data-center sales)
Data-center GPU revenue	~$15B (up +114% YoY)
Total data-center revenue	Possibly $28.7B (up +73% YoY)

⚠️ Execution risk: AMD has flagged that MI450's Q3 mass production will weigh on gross margin (new products below company average); advanced process and advanced packaging (TSMC CoWoS) capacity remain the main constraint.

Industry interpretation​

1. CUDA moat being pried open: when companies building the world's largest training clusters — Meta, OpenAI — bet on AMD silicon, AMD's long-standing 5-7% GPU share ceiling is being broken.
2. Memory advantage as differentiation: 432 GB HBM4 / 19.6 TB/s vs NVIDIA Rubin's 288 GB offers capacity advantage, critical for large-model inference (KV Cache-constrained scenarios).
3. Tight benchmarking pace: MI450 and NVIDIA Vera Rubin both ramp in H2 2026, with the two giants competing head-on over HBM4 supply and CoWoS capacity.

Related links​

• AMD Instinct MI455X specs
• AMD Instinct MI400 specs
• AMD Instinct MI350 specs

References​

• AMD sets July date to detail its Instinct MI400 AI accelerators - IT Magazine
• Lisa Su: AMD has sent MI450 GPU samples to core customers - AGI.Space
• AMD and OpenAI announce strategic partnership to deploy 6GW AMD GPU - AMD press release
• AMD's 12-Gigawatt AI Contract Haul - StocksToday

---

This article was written on the eve of Advancing AI 2026 (July 22-23, opening tomorrow); the keynote is July 23 hosted by Lisa Su, where MI400's final availability, pricing, and independent benchmarks will be revealed — we will update in sync.

On January 5, 2026, on the opening day of CES 2026 (Consumer Electronics Show), AMD Chair and CEO Dr. Lisa Su unveiled in her keynote: the Instinct MI400 series AI accelerators.

The most eye-catching is MI455X — AMD's most powerful AI accelerator ever, using a 2nm + 3nm hybrid process, 432GB HBM4, with FP4 compute up to 40 PFLOPS (20 PFLOPS FP8).

Key highlights​

• MI455X: FP4 40 PFLOPS, FP8 20 PFLOPS, 10× over MI355X
• MI450: cost-performance version, FP4 28 PFLOPS, 288GB HBM4
• Process upgrade: world's first AI chip with 2nm + 3nm hybrid process (GCD on 2nm, MCD on 3nm)
• Memory upgrade: from MI350X's 288GB HBM3e to 432GB HBM4 (MI455X)
• Bandwidth upgrade: from MI350X's 8 TB/s to 19.6 TB/s (2.45×)
• Architecture upgrade: from CDNA 4 to CDNA 5
• Mass production: MI455X Q4 2026, MI450 Q3 2026

Full MI400 series specs​

📌 Important correction (2026-06-16): After official spec verification, MI455X memory is 432GB HBM4 (not the earlier reported 288GB), and FP4 compute is 40 PFLOPS. Corrected herein.

Model	Positioning	Memory	FP4 compute	FP8 compute	TDP (est.)
MI455X	Flagship training+inference	432GB HBM4	40 PFLOPS	20 PFLOPS	~1,000W
MI450	Cost-performance training	288GB HBM4	28 PFLOPS	14 PFLOPS	~800W
MI440X	Enterprise inference	216GB HBM4	25 PFLOPS	12.5 PFLOPS	~600W
MI430X	HPC / scientific computing	192GB HBM4	20 PFLOPS	10 PFLOPS	~500W
MI400X	General / edge inference	128GB HBM4	12 PFLOPS	6 PFLOPS	~400W

Key upgrades (vs MI350 series):

• Memory: HBM3e → HBM4, capacity +50% (432GB vs 288GB)
• Bandwidth: 19.6 TB/s (vs MI350's 8 TB/s, +2.45×)
• Compute: FP4 40 PFLOPS (vs MI355X's 20 PFLOPS, +2×)
• Process: 2nm + 3nm hybrid (GCD on 2nm, MCD on 3nm)
• Architecture: CDNA 5 (vs MI350's CDNA 4)

Performance vs. MI355X​

Metric	MI355X (2025)	MI455X (2026)	Improvement
FP4 compute	20 PFLOPS	40 PFLOPS	2×
FP8 compute	10 PFLOPS	20 PFLOPS	2×
Memory capacity	288GB HBM3e	432GB HBM4	1.5×
Memory bandwidth	8 TB/s	19.6 TB/s	2.45×
Process	TSMC 3nm	2nm + 3nm hybrid	New gen
Architecture	CDNA 4	CDNA 5	New gen
TDP	800-1000W	~1,000W	Flat

Lisa Su at CES 2026:

"Four years ago, MI250's AI performance was X. Today, MI455X's performance is 1000× that. That's the pace of AI chip progress."

CDNA 5 architecture in detail​

The MI400 series adopts the CDNA 5 architecture (MI355X uses CDNA 4):

Key upgrades​

1. Matrix Core upgrade: FP8/INT8/FP16 support, sparsity acceleration
2. HBM4 controller: 12-layer HBM4 (vs HBM3e's 8 layers)
3. Infinity Fabric 4.0: 50% higher die-to-die / die-to-GPU bandwidth
4. Native sparsity support: MoE Expert-Parallel optimization
5. Long-context optimization: 1M+ token KV Cache acceleration

vs. NVIDIA Blackwell / Rubin​

Metric	AMD MI455X	NVIDIA B200	NVIDIA Rubin R200 (2026 Q4)
FP4 compute	40 PFLOPS	20 PFLOPS (45 sparse)	~40 PFLOPS (est.)
FP8 compute	20 PFLOPS	10 PFLOPS (22.5 sparse)	~20 PFLOPS (est.)
Memory	432GB HBM4	192GB HBM3e	288GB HBM4
Memory bandwidth	19.6 TB/s	8 TB/s	13 TB/s
TDP	~1,000W	700-1000W	~1,000W
Process	2nm + 3nm hybrid	TSMC 4np	TSMC 3nm
Mass production	2026 Q4	2024 Q4	2026 Q4
Software ecosystem	ROCm	CUDA	CUDA
Strength	Memory capacity, open ecosystem	Most mature ecosystem	Next-gen architecture
Weakness	Software ecosystem gap	Smaller memory	Not yet launched

Conclusion: MI455X leads B200 in FP4/FP8 compute and memory capacity/bandwidth, but software ecosystem remains a weak point. Versus Rubin R200, paper specs are close, but Rubin has the CUDA ecosystem moat.

Production timeline​

Time	Event
June 12, 2025	MI400 series specs first announced at Advancing AI
January 5, 2026	MI455X/MI450/MI440X formally launched at CES 2026
2026 Q3	MI450 sampling begins
2026 Q4	MI455X mass production
2026 Q4	MI440X (enterprise inference) launched
2027 Q1	MI430X/MI400X (HPC/edge inference) launched
2027	MI500 series (next gen)

AMD AI chip roadmap (2025-2027)​

Time	Product	Process	Notes
Q4 2024	MI325X	TSMC 5nm	HBM3e upgraded
Q3 2025	MI355X (MI350 series)	TSMC 3nm	CDNA 4, 288GB HBM3e
Q4 2026	MI455X (MI400 series)	2nm + 3nm hybrid	CDNA 5, 432GB HBM4
Q1 2027	MI500 series	TSMC 2nm (est.)	Next gen, further gains

Software ecosystem: ROCm's progress and challenges​

✅ Progress​

• PyTorch 2.5+: native MI300X/MI455X support
• Hugging Face Transformers: official AMD GPU support
• vLLM 0.8+: MI300X inference support (experimental)
• JAX: AMD adapting (vs Google TPU)

⚠️ Challenges​

• Framework optimization: PyTorch on AMD GPUs still below NVIDIA
• Operator coverage: some niche operators need hand-written HIP
• Multi-card communication: RCCL (vs NCCL) still lags
• Developer ecosystem: tutorials, cases, community activity far below NVIDIA

Competitive comparison​

Vendor	Product	FP4 compute	Memory	Mass production	Strength	Weakness
AMD	MI455X	40 PFLOPS	432GB HBM4	2026 Q4	Largest memory, open ecosystem	Software gap
NVIDIA	B200	20 PFLOPS	192GB HBM3e	2024 Q4	Most mature ecosystem	Smaller memory
NVIDIA	Rubin R200	~40 PFLOPS	288GB HBM4	2026 Q4	Next-gen architecture, CUDA	Expensive
Huawei	Ascend 910C	~1.6 PFLOPS	64GB HBM	2026 Q2	China-localized	Export-controlled
Google	TPU 8t	~9.2 PFLOPS	~256GB HBM3e	Late 2027	Gemini-integrated	Google Cloud only

Industry impact​

1. Impact on NVIDIA​

On paper, AMD MI455X has already caught up to B200 (FP4 40 PFLOPS vs 20 PFLOPS), even leading substantially in memory capacity (432GB vs 192GB).

But:

• NVIDIA has the CUDA ecosystem moat
• NVIDIA has the Vera Rubin platform (full solution, 2026 Q4)
• AMD only sells cards/nodes, NVIDIA sells AI factories
• MI455X mass production (2026 Q4) coincides with Rubin R200 — head-on competition

2. Pressure on domestic chips​

MI455X's launch means: mainstream international AI chips enter the 2nm + HBM4 era in 2026.

Domestic chips (Huawei Ascend, Cambricon, MetaX, etc.) need to:

• Catch up to 5nm + HBM3e by 2026-2027
• Otherwise the gap widens from "1 generation" to "2 generations"

3. Significance for cloud providers​

MI455X gives cloud providers a second option beyond NVIDIA:

• Microsoft Azure: already deployed MI355X, may follow with MI455X
• Google Cloud: in-house TPU, won't use AMD
• Amazon AWS: in-house Trainium/Inferentia, won't use AMD
• Alibaba Cloud, Tencent Cloud: may procure MI455X as NVIDIA alternative

Related chips​

• AMD MI455X - the new launch
• AMD MI300X - previous flagship
• AMD MI325X - HBM3e upgraded
• NVIDIA B200 - direct competitor
• NVIDIA Rubin R200 - same-generation competitor

References​

• MI455X chip - Baidu Baike - official specs
• AMD drops its most powerful two-gen AI chips! World's first 432GB HBM4 - Zhihu - on-site report
• Taking on NVIDIA: AMD launches MI440X for enterprise AI data centers - Tencent News
• AMD MI400 packs 432GB HBM4: specs crush NVIDIA on paper - CocoLoop
• AMD CES 2026 keynote replay

---

This article is compiled from AMD CES 2026 official announcements, Baidu Baike, and Zhihu on-site reports; specs verified against official sources. Updated 2026-06-16: corrected MI455X memory (288GB → 432GB) and compute (FP8 6 PFLOPS → FP4 40 PFLOPS).